JAJSU33 April   2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
    3. 5.3 信号の説明
      1. 5.3.1 アナログ信号
      2. 5.3.2 デジタル信号
      3. 5.3.3 電源およびグランド
      4. 5.3.4 テスト、JTAG、リセット
    4. 5.4 ピン多重化
      1. 5.4.1 GPIO 多重化ピン
      2. 5.4.2 ADC ピンのデジタル入力 (AIO)
      3. 5.4.3 ADC ピン上のデジタル入出力 (AGPIO)
      4. 5.4.4 GPIO 入力クロスバー
      5. 5.4.5 GPIO 出力クロスバー、CLB クロスバー、CLB 出力クロスバー、ePWM クロスバー
    5. 5.5 内部プルアップおよびプルダウン付きのピン
    6. 5.6 未使用ピンの接続
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 - 民生用
    3. 6.3  ESD 定格 - 車載用
    4. 6.4  推奨動作条件
    5. 6.5  消費電力の概略
      1. 6.5.1 システム消費電流 - VREG イネーブル - 内部電源
      2. 6.5.2 システム消費電流 - VREG ディセーブル - 外部電源
      3. 6.5.3 動作モード テストの説明
      4. 6.5.4 消費電流の低減
        1. 6.5.4.1 ペリフェラル ディセーブル時の標準的な電流低減
    6. 6.6  電気的特性
    7. 6.7  PDT パッケージの熱抵抗特性
    8. 6.8  PZ パッケージの熱抵抗特性
    9. 6.9  PNA パッケージの熱抵抗特性
    10. 6.10 PM パッケージの熱抵抗特性
    11. 6.11 RSH パッケージの熱抵抗特性
    12. 6.12 熱設計の検討事項
    13. 6.13 システム
      1. 6.13.1  パワー マネージメント モジュール (PMM)
        1. 6.13.1.1 概要
        2. 6.13.1.2 概要
          1. 6.13.1.2.1 電源レール監視
            1. 6.13.1.2.1.1 I/O POR (パワーオン・リセット) 監視
            2. 6.13.1.2.1.2 I/O BOR (ブラウンアウト・リセット) 監視
            3. 6.13.1.2.1.3 VDD POR (パワーオン・リセット) 監視
          2. 6.13.1.2.2 外部監視回路の使用
          3. 6.13.1.2.3 遅延ブロック
          4. 6.13.1.2.4 内部1.2V LDO 電圧レギュレータ (VREG)
          5. 6.13.1.2.5 VREGENZ
        3. 6.13.1.3 外付け部品
          1. 6.13.1.3.1 デカップリング・コンデンサ
            1. 6.13.1.3.1.1 VDDIO デカップリング
            2. 6.13.1.3.1.2 VDD デカップリング
        4. 6.13.1.4 電源シーケンス
          1. 6.13.1.4.1 電源ピンの一括接続
          2. 6.13.1.4.2 信号ピンの電源シーケンス
          3. 6.13.1.4.3 電源ピンの電源シーケンス
            1. 6.13.1.4.3.1 外部 VREG/VDD モード シーケンス
            2. 6.13.1.4.3.2 内部 VREG/VDD モード シーケンス
            3. 6.13.1.4.3.3 電源シーケンスの概要と違反の影響
            4. 6.13.1.4.3.4 電源スルーレート
        5. 6.13.1.5 パワー・マネージメント・モジュールの電気的データおよびタイミング
          1. 6.13.1.5.1 パワー マネージメント モジュールの動作条件
          2. 6.13.1.5.2 パワー マネージメント モジュールの特性
      2. 6.13.2  リセット・タイミング
        1. 6.13.2.1 リセット ソース
        2. 6.13.2.2 リセットの電気的データおよびタイミング
          1. 6.13.2.2.1 リセット - XRSn - タイミング要件
          2. 6.13.2.2.2 リセット - XRSn - スイッチング特性
          3. 6.13.2.2.3 リセットのタイミング図
      3. 6.13.3  クロック仕様
        1. 6.13.3.1 クロック・ソース
        2. 6.13.3.2 クロック周波数、要件、および特性
          1. 6.13.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 6.13.3.2.1.1 入力クロック周波数
            2. 6.13.3.2.1.2 XTAL 発振器の特性
            3. 6.13.3.2.1.3 外部クロック ソース (水晶振動子ではない) 使用時の X1 入力レベルの特性
            4. 6.13.3.2.1.4 X1 のタイミング要件
            5. 6.13.3.2.1.5 AUXCLKIN のタイミング要件
            6. 6.13.3.2.1.6 APLL の特性
            7. 6.13.3.2.1.7 XCLKOUT のスイッチング特性 - PLL バイパスまたはイネーブル
            8. 6.13.3.2.1.8 内部クロック周波数
        3. 6.13.3.3 入力クロックおよび PLL
        4. 6.13.3.4 XTAL 発振器
          1. 6.13.3.4.1 はじめに
          2. 6.13.3.4.2 概要
            1. 6.13.3.4.2.1 電気発振回路
              1. 6.13.3.4.2.1.1 動作モード
                1. 6.13.3.4.2.1.1.1 水晶動作モード
                2. 6.13.3.4.2.1.1.2 シングルエンド動作モード
              2. 6.13.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 6.13.3.4.2.2 水晶振動子
            3. 6.13.3.4.2.3 GPIO 動作モード
          3. 6.13.3.4.3 機能動作
            1. 6.13.3.4.3.1 ESR – 等価直列抵抗
            2. 6.13.3.4.3.2 Rneg – 負性抵抗
            3. 6.13.3.4.3.3 起動時間
              1. 6.13.3.4.3.3.1 X1 / X2 事前条件
            4. 6.13.3.4.3.4 DL – 励振レベル
          4. 6.13.3.4.4 水晶振動子の選択方法
          5. 6.13.3.4.5 テスト
          6. 6.13.3.4.6 一般的な問題とデバッグのヒント
          7. 6.13.3.4.7 水晶発振回路の仕様
            1. 6.13.3.4.7.1 水晶発振器の電気的特性
            2. 6.13.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件
            3. 6.13.3.4.7.3 水晶発振器のパラメータ
            4. 6.13.3.4.7.4 水晶発振器の電気的特性
        5. 6.13.3.5 内部発振器
          1. 6.13.3.5.1 INTOSC の特性
      4. 6.13.4  フラッシュ パラメータ
        1. 6.13.4.1 フラッシュ パラメータ 
      5. 6.13.5  RAM の仕様
      6. 6.13.6  ROM の仕様
      7. 6.13.7  エミュレーション / JTAG
        1. 6.13.7.1 JTAG の電気的データおよびタイミング
          1. 6.13.7.1.1 JTAG のタイミング要件
          2. 6.13.7.1.2 JTAG のスイッチング特性
          3. 6.13.7.1.3 JTAG のタイミング図
        2. 6.13.7.2 cJTAG の電気的データおよびタイミング
          1. 6.13.7.2.1 cJTAG のタイミング要件
          2. 6.13.7.2.2 cJTAG のスイッチング特性
          3. 6.13.7.2.3 cJTAG のタイミング図
      8. 6.13.8  GPIO の電気的データおよびタイミング
        1. 6.13.8.1 GPIO - 出力タイミング
          1. 6.13.8.1.1 汎用出力のスイッチング特性
          2. 6.13.8.1.2 汎用出力のタイミング図
        2. 6.13.8.2 GPIO - 入力タイミング
          1. 6.13.8.2.1 汎用入力のタイミング要件
          2. 6.13.8.2.2 サンプリング・モード
        3. 6.13.8.3 入力信号のサンプリング・ウィンドウ幅
      9. 6.13.9  割り込み
        1. 6.13.9.1 外部割り込み (XINT) の電気的データおよびタイミング
          1. 6.13.9.1.1 外部割り込みのタイミング要件
          2. 6.13.9.1.2 外部割り込みのスイッチング特性
          3. 6.13.9.1.3 外部割り込みのタイミング
      10. 6.13.10 低消費電力モード
        1. 6.13.10.1 クロック・ゲーティング低消費電力モード
        2. 6.13.10.2 低消費電力モードのウェークアップ タイミング
          1. 6.13.10.2.1 アイドル モードのタイミング要件
          2. 6.13.10.2.2 アイドル モードのスイッチング特性
          3. 6.13.10.2.3 IDLE 開始および終了タイミング図
          4. 6.13.10.2.4 スタンバイ モードのタイミング要件
          5. 6.13.10.2.5 スタンバイ モードのスイッチング特性
          6. 6.13.10.2.6 STANDBY の開始 / 終了タイミング図
          7. 6.13.10.2.7 ホールト モードのタイミング要件
          8. 6.13.10.2.8 ホールト モードのスイッチング特性
          9. 6.13.10.2.9 HALT 開始および終了タイミング図
    14. 6.14 アナログ ペリフェラル
      1. 6.14.1 ブロック図
      2. 6.14.2 アナログ ピンと内部接続
      3. 6.14.3 アナログ信号の説明
      4. 6.14.4 A/D コンバータ (ADC)
        1. 6.14.4.1 ADC の構成可能性
          1. 6.14.4.1.1 信号モード
        2. 6.14.4.2 ADC の電気的データおよびタイミング
          1. 6.14.4.2.1 ADC の動作条件
          2. 6.14.4.2.2 ADC の特性
          3. 6.14.4.2.3 ‌ADC の INL と DNL
          4. 6.14.4.2.4 ADC 入力モデル
          5. 6.14.4.2.5 ADC のタイミング図
      5. 6.14.5 温度センサ
        1. 6.14.5.1 温度センサの電気的データおよびタイミング
          1. 6.14.5.1.1 温度センサの特性
      6. 6.14.6 コンパレータ・サブシステム (CMPSS)
        1. 6.14.6.1 CMPx_DACL
        2. 6.14.6.2 CMPSS 接続図
        3. 6.14.6.3 ブロック図
        4. 6.14.6.4 CMPSS の電気的データおよびタイミング
          1. 6.14.6.4.1 CMPSS コンパレータの電気的特性
          2.        CMPSS コンパレータの入力換算オフセットとヒステリシス
          3. 6.14.6.4.2 CMPSS DAC の静的電気特性
          4. 6.14.6.4.3 CMPSS の説明用グラフ
          5. 6.14.6.4.4 CMPx_DACL のバッファ付き出力の動作条件
          6. 6.14.6.4.5 CMPx_DACL のバッファ付き出力の電気的特性
      7. 6.14.7 バッファ付き D/A コンバータ (DAC)
        1. 6.14.7.1 バッファ付き DAC の電気的データおよびタイミング
          1. 6.14.7.1.1 バッファ付き DAC の動作条件
          2. 6.14.7.1.2 バッファ付き DAC の電気的特性
      8. 6.14.8 プログラマブル ゲイン アンプ (PGA)
        1. 6.14.8.1 PGA の電気的データおよびタイミング
          1. 6.14.8.1.1 PGA の動作条件
          2. 6.14.8.1.2 PGA の特性
    15. 6.15 制御ペリフェラル
      1. 6.15.1 拡張パルス幅変調器 (ePWM)
        1. 6.15.1.1 制御ペリフェラルの同期
        2. 6.15.1.2 ePWM の電気的データおよびタイミング
          1. 6.15.1.2.1 ePWM のタイミング要件
          2. 6.15.1.2.2 ePWM のスイッチング特性
          3. 6.15.1.2.3 トリップ ゾーン入力のタイミング
            1. 6.15.1.2.3.1 トリップ ゾーン入力のタイミング要件
            2. 6.15.1.2.3.2 PWM ハイ インピーダンス特性のタイミング図
      2. 6.15.2 高分解能パルス幅変調器 (HRPWM)
        1. 6.15.2.1 HRPWM の電気的データおよびタイミング
          1. 6.15.2.1.1 高分解能 PWM の特性
      3. 6.15.3 外部 ADC 変換開始の電気的データおよびタイミング
        1. 6.15.3.1 外部 ADC 変換開始のスイッチング特性
        2. 6.15.3.2 ADCSOCAO または ADCSOCBO のタイミング図
      4. 6.15.4 拡張キャプチャ (eCAP)
        1. 6.15.4.1 eCAP のブロック図
        2. 6.15.4.2 eCAP の同期
        3. 6.15.4.3 eCAP の電気的データおよびタイミング
          1. 6.15.4.3.1 eCAP のタイミング要件
          2. 6.15.4.3.2 eCAP のスイッチング特性
      5. 6.15.5 拡張直交エンコーダ・パルス (eQEP)
        1. 6.15.5.1 eQEP の電気的データおよびタイミング
          1. 6.15.5.1.1 eQEP のタイミング要件
          2. 6.15.5.1.2 eQEP のスイッチング特性
    16. 6.16 通信ペリフェラル
      1. 6.16.1 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
      2. 6.16.2 I2C (Inter-Integrated Circuit)
        1. 6.16.2.1 I2C の電気的データおよびタイミング
          1. 6.16.2.1.1 I2C のタイミング要件
          2. 6.16.2.1.2 I2C のスイッチング特性
          3. 6.16.2.1.3 I2C のタイミング図
      3. 6.16.3 PMBus (Power Management Bus) インターフェイス
        1. 6.16.3.1 PMBus の電気的データおよびタイミング
          1. 6.16.3.1.1 PMBus の電気的特性
          2. 6.16.3.1.2 PMBus ファスト プラス モードのスイッチング特性
          3. 6.16.3.1.3 PMBus ファスト モードのスイッチング特性
          4. 6.16.3.1.4 PMBus スタンダード モードのスイッチング特性
      4. 6.16.4 シリアル通信インターフェイス (SCI)
      5. 6.16.5 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 6.16.5.1 SPI コントローラ・モードのタイミング
          1. 6.16.5.1.1 SPI コントローラ モードのタイミング要件
          2. 6.16.5.1.2 SPI コントローラ モードのスイッチング特性 - クロック位相 0
          3. 6.16.5.1.3 SPI コントローラ モードのスイッチング特性 - クロック位相 1
          4. 6.16.5.1.4 SPI コントローラ・モードのタイミング図
        2. 6.16.5.2 SPI ペリフェラル・モードのタイミング
          1. 6.16.5.2.1 SPI ペリフェラル モードのタイミング要件
          2. 6.16.5.2.2 SPI ペリフェラル モードのスイッチング特性
          3. 6.16.5.2.3 SPI ペリフェラル・モードのタイミング図
      6. 6.16.6 LIN (Local Interconnect Network)
      7. 6.16.7 高速シリアル インターフェイス (FSI)
        1. 6.16.7.1 FSI トランスミッタ
          1. 6.16.7.1.1 FSITX の電気的データおよびタイミング
            1. 6.16.7.1.1.1 FSITX のスイッチング特性
            2. 6.16.7.1.1.2 FSITX タイミング
        2. 6.16.7.2 FSI レシーバ
          1. 6.16.7.2.1 FSIRX の電気的データおよびタイミング
            1. 6.16.7.2.1.1 FSIRX のタイミング要件
            2. 6.16.7.2.1.2 FSIRX のスイッチング特性
            3. 6.16.7.2.1.3 FSIRX タイミング
        3. 6.16.7.3 FSI SPI 互換モード
          1. 6.16.7.3.1 FSITX SPI 信号モードの電気的データおよびタイミング
            1. 6.16.7.3.1.1 FSITX SPI 信号モードのスイッチング特性
            2. 6.16.7.3.1.2 FSITX SPI 信号モードのタイミング
      8. 6.16.8 ユニバーサル シリアル バス (USB)
        1. 6.16.8.1 USB の電気的データおよびタイミング
          1. 6.16.8.1.1 USB 入力ポート DP および DM のタイミング要件
          2. 6.16.8.1.2 USB 出力ポート DP および DM スイッチング特性
  8. 7 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  メモリ
      1. 7.3.1 メモリ マップ
        1. 7.3.1.1 専用 RAM (Mx RAM)
        2. 7.3.1.2 ローカル共有 RAM (LSx RAM)
        3. 7.3.1.3 グローバル共有 RAM (GSx RAM)
        4. 7.3.1.4 メッセージ RAM
      2. 7.3.2 制御補償器アクセラレータ (CLA) メモリ マップ
      3. 7.3.3 フラッシュ メモリ マップ
        1. 7.3.3.1 フラッシュ セクタのアドレス
      4. 7.3.4 ペリフェラル・レジスタのメモリ・マップ
    4. 7.4  識別
    5. 7.5  バス アーキテクチャ – ペリフェラル コネクティビティ
    6. 7.6  C28x プロセッサ
      1. 7.6.1 浮動小数点演算ユニット (FPU)
      2. 7.6.2 三角関数演算ユニット (TMU)
      3. 7.6.3 VCRC ユニット
    7. 7.7  制御補償器アクセラレータ (CLA)
    8. 7.8  組み込みのリアルタイム解析および診断 (ERAD)
    9. 7.9  ダイレクト メモリ アクセス (DMA)
    10. 7.10 デバイス ブート モード
      1. 7.10.1 デバイス ブートの構成
        1. 7.10.1.1 ブート モード ピンの構成
        2. 7.10.1.2 ブート モード テーブル オプションの設定
      2. 7.10.2 GPIO の割り当て
    11. 7.11 セキュリティ
      1. 7.11.1 チップの境界の保護
        1. 7.11.1.1 JTAGLOCK
        2. 7.11.1.2 ゼロピン・ブート
      2. 7.11.2 デュアル ゾーン セキュリティ
      3. 7.11.3 免責事項
    12. 7.12 ウォッチドッグ
    13. 7.13 C28x タイマ
    14. 7.14 デュアル・クロック・コンパレータ (DCC)
      1. 7.14.1 特長
      2. 7.14.2 DCCx クロック ソース入力のマッピング
    15. 7.15 構成可能ロジック・ブロック (CLB)
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 TI リファレンス デザイン
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス命名規則
    2. 9.2 マーキング
    3. 9.3 ツールとソフトウェア
    4. 9.4 ドキュメントのサポート
    5. 9.5 サポート・リソース
    6. 9.6 商標
    7. 9.7 静電気放電に関する注意事項
    8. 9.8 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1.     テープおよびリール情報
    2.     トレイ

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PZ|100
  • PTF|128
  • PDT|128
サーマルパッド・メカニカル・データ
発注情報

7.3.4 ペリフェラル・レジスタのメモリ・マップ

表 7-4 ペリフェラル・レジスタのメモリ・マップ
構造 DriverLib 名 ベース アドレス CPU1 CPU1.DMA CPU1.CLA1 パイプライン保護
ペリフェラル・フレーム 0 (PF0)
CPUTIMER_REGS CPUTIMER0_BASE 0x0000_0C00 あり - - -
CLA_ONLY_REGS CLA1_ONLY_BASE 0x0000_0C00 - - あり -
CPUTIMER_REGS CPUTIMER1_BASE 0x0000_0C08 あり - - -
CPUTIMER_REGS CPUTIMER2_BASE 0x0000_0C10 あり - - -
PIE_CTRL_REGS PIECTRL_BASE 0x0000_0CE0 あり - - -
CLA_SOFTINT_REGS CLA1_SOFTINT_BASE 0x0000_0CE0 - - あり -
PIE_VECT_TABLE PIEVECTTABLE_BASE 0x0000_0D00 あり - - -
DMA_REGS DMA_BASE 0x0000_1000 あり - - -
DMA_CH_REGS DMA_CH1_BASE 0x0000_1020 あり - - -
DMA_CH_REGS DMA_CH2_BASE 0x0000_1040 あり - - -
DMA_CH_REGS DMA_CH3_BASE 0x0000_1060 あり - - -
DMA_CH_REGS DMA_CH4_BASE 0x0000_1080 あり - - -
DMA_CH_REGS DMA_CH5_BASE 0x0000_10A0 あり - - -
DMA_CH_REGS DMA_CH6_BASE 0x0000_10C0 あり - - -
CLA_REGS CLA1_BASE 0x0000_1400 あり - - -
ADC_RESULT_REGS ADCARESULT_BASE 0x0000_1800 あり あり あり -
ADC_RESULT_REGS ADCBRESULT_BASE 0x0000_1880 あり あり あり -
ADC_RESULT_REGS ADCCRESULT_BASE 0x0000_1900 あり あり あり -
ADC_RESULT_REGS ADCDRESULT_BASE 0x0000_1980 あり あり あり -
ADC_RESULT_REGS ADCERESULT_BASE 0x0000_1A00 あり あり あり -
PCTRACE_BUFFER_REGS ERAD_PCTRACE_BUFFER_BASE 0x0005_FE00 あり - - あり
UID_REGS UID_BASE 0x0007_2172 あり - - -
DCSM_Z1_OTP DCSM_Z1OTP_BASE 0x0007_8000 あり - - -
DCSM_Z2_OTP DCSM_Z2OTP_BASE 0x0007_8200 あり - - -
ペリフェラル・フレーム 1 (PF1)
EPWM_REGS EPWM1_BASE 0x0000_4000 あり あり あり あり
EPWM_REGS EPWM2_BASE 0x0000_4100 あり あり あり あり
EPWM_REGS EPWM3_BASE 0x0000_4200 あり あり あり あり
EPWM_REGS EPWM4_BASE 0x0000_4300 あり あり あり あり
EPWM_REGS EPWM5_BASE 0x0000_4400 あり あり あり あり
EPWM_REGS EPWM6_BASE 0x0000_4500 あり あり あり あり
EPWM_REGS EPWM7_BASE 0x0000_4600 あり あり あり あり
EPWM_REGS EPWM8_BASE 0x0000_4700 あり あり あり あり
EPWM_REGS EPWM9_BASE 0x0000_4800 あり あり あり あり
EPWM_REGS EPWM10_BASE 0x0000_4900 あり あり あり あり
EPWM_REGS EPWM11_BASE 0x0000_4A00 あり あり あり あり
EPWM_REGS EPWM12_BASE 0x0000_4B00 あり あり あり あり
EQEP_REGS EQEP1_BASE 0x0000_5100 あり あり あり あり
EQEP_REGS EQEP2_BASE 0x0000_5140 あり あり あり あり
EQEP_REGS EQEP3_BASE 0x0000_5180 あり あり あり あり
ECAP_REGS ECAP1_BASE 0x0000_5200 あり あり あり あり
ECAP_REGS ECAP2_BASE 0x0000_5240 あり あり あり あり
CMPSS_REGS CMPSS1_BASE 0x0000_5500 あり あり あり あり
CMPSS_REGS CMPSS2_BASE 0x0000_5540 あり あり あり あり
CMPSS_REGS CMPSS3_BASE 0x0000_5580 あり あり あり あり
CMPSS_REGS CMPSS4_BASE 0x0000_55C0 あり あり あり あり
PGA_REGS PGA1_BASE 0x0000_5B00 あり あり あり あり
PGA_REGS PGA2_BASE 0x0000_5B10 あり あり あり あり
PGA_REGS PGA3_BASE 0x0000_5B20 あり あり あり あり
DAC_REGS DACA_BASE 0x0000_5C00 あり あり あり あり
ペリフェラル・フレーム 2 (PF2)
SPI_REGS SPIA_BASE 0x0000_6100 あり あり あり あり
SPI_REGS SPIB_BASE 0x0000_6110 あり あり あり あり
PMBUS_REGS PMBUSA_BASE 0x0000_6400 あり あり あり あり
FSI_TX_REGS FSITXA_BASE 0x0000_6600 あり あり あり あり
FSI_RX_REGS FSIRXA_BASE 0x0000_6680 あり あり あり あり
ペリフェラル・フレーム 3 (PF3)
ADC_REGS ADCC_BASE 0x0000_6A00 あり - あり あり
ADC_REGS ADCD_BASE 0x0000_6C00 あり - あり あり
ADC_REGS ADCE_BASE 0x0000_6E00 あり - あり あり
ADC_REGS ADCA_BASE 0x0000_7400 あり - あり あり
ADC_REGS ADCB_BASE 0x0000_7600 あり - あり あり
ペリフェラル・フレーム 4 (PF4)
INPUT_XBAR_REGS INPUTXBAR_BASE 0x0000_7900 あり - - あり
XBAR_REGS XBAR_BASE 0x0000_7920 あり - - あり
SYNC_SOC_REGS SYNCSOC_BASE 0x0000_7940 あり - - あり
INPUT_XBAR_REGS CLBINPUTXBAR_BASE 0x0000_7960 あり - - あり
DMA_CLA_SRC_SEL_REGS DMACLASRCSEL_BASE 0x0000_7980 あり - - あり
EPWM_XBAR_REGS EPWMXBAR_BASE 0x0000_7A00 あり - - あり
CLB_XBAR_REGS CLBXBAR_BASE 0x0000_7A40 あり - - あり
OUTPUT_XBAR_REGS OUTPUTXBAR_BASE 0x0000_7A80 あり - - あり
OUTPUT_XBAR_REGS CLBOUTPUTXBAR_BASE 0x0000_7BC0 あり - - あり
GPIO_CTRL_REGS GPIOCTRL_BASE 0x0000_7C00 あり - - あり
GPIO_DATA_REGS GPIODATA_BASE 0x0000_7F00 あり - あり あり
GPIO_DATA_READ_REGS GPIODATAREAD_BASE 0x0000_7F80 あり - あり あり
DEV_CFG_REGS DEVCFG_BASE 0x0005_D000 あり - - あり
CLK_CFG_REGS CLKCFG_BASE 0x0005_D200 あり - - あり
CPU_SYS_REGS CPUSYS_BASE 0x0005_D300 あり - - あり
SYS_STATUS_REGS SYSSTAT_BASE 0x0005_D400 あり - - あり
PERIPH_AC_REGS PERIPHAC_BASE 0x0005_D500 あり - - あり
ANALOG_SUBSYS_REGS ANALOGSUBSYS_BASE 0x0005_D700 あり - - あり
ペリフェラル・フレーム 6 (PF6)
ERAD_GLOBAL_REGS ERAD_GLOBAL_BASE 0x0005_E800 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP1_BASE 0x0005_E900 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP2_BASE 0x0005_E908 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP3_BASE 0x0005_E910 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP4_BASE 0x0005_E918 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP5_BASE 0x0005_E920 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP6_BASE 0x0005_E928 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP7_BASE 0x0005_E930 あり - - あり
ERAD_HWBP_REGS ERAD_HWBP8_BASE 0x0005_E938 あり - - あり
ERAD_COUNTER_REGS ERAD_COUNTER1_BASE 0x0005_E980 あり - - あり
ERAD_COUNTER_REGS ERAD_COUNTER2_BASE 0x0005_E990 あり - - あり
ERAD_COUNTER_REGS ERAD_COUNTER3_BASE 0x0005_E9A0 あり - - あり
ERAD_COUNTER_REGS ERAD_COUNTER4_BASE 0x0005_E9B0 あり - - あり
ERAD_CRC_GLOBAL_REGS ERAD_CRC_GLOBAL_BASE 0x0005_EA00 あり - - あり
ERAD_CRC_REGS ERAD_CRC1_BASE 0x0005_EA10 あり - - あり
ERAD_CRC_REGS ERAD_CRC2_BASE 0x0005_EA20 あり - - あり
ERAD_CRC_REGS ERAD_CRC3_BASE 0x0005_EA30 あり - - あり
ERAD_CRC_REGS ERAD_CRC4_BASE 0x0005_EA40 あり - - あり
ERAD_CRC_REGS ERAD_CRC5_BASE 0x0005_EA50 あり - - あり
ERAD_CRC_REGS ERAD_CRC6_BASE 0x0005_EA60 あり - - あり
ERAD_CRC_REGS ERAD_CRC7_BASE 0x0005_EA70 あり - - あり
ERAD_CRC_REGS ERAD_CRC8_BASE 0x0005_EA80 あり - - あり
PCTRACE_REGS ERAD_PCTRACE_BASE 0x0005_EAD0 あり - - あり
EPG_REGS EPG1_BASE 0x0005_EC00 あり - - あり
EPG_MUX_REGS EPG1MUX_BASE 0x0005_ECD0 あり - - あり
DCSM_Z1_REGS DCSM_Z1_BASE 0x0005_F000 あり - - あり
DCSM_Z2_REGS DCSM_Z2_BASE 0x0005_F080 あり - - あり
DCSM_COMMON_REGS DCSMCOMMON_BASE 0x0005_F0C0 あり - - あり
MEM_CFG_REGS MEMCFG_BASE 0x0005_F400 あり - - あり
ACCESS_PROTECTION_REGS ACCESSPROTECTION_BASE 0x0005_F500 あり - - あり
MEMORY_ERROR_REGS MEMORYERROR_BASE 0x0005_F540 あり - - あり
TEST_ERROR_REGS TESTERROR_BASE 0x0005_F590 あり - - あり
FLASH_CTRL_REGS FLASH0CTRL_BASE 0x0005_F800 あり - - あり
FLASH_ECC_REGS FLASH0ECC_BASE 0x0005_FB00 あり - - あり
ペリフェラル・フレーム 7 (PF7)
NNPU_EXT_EVT_REGS NNPU_EXTEVT_BASE 0x0005_4000 あり - - あり
NNPU_EXT_GPRCM_REGS NNPU_EXTGPRCM_BASE 0x0005_400A あり - - あり
NNPU_IPSTANDARD_REGS NNPU_IPSTANDARD_BASE 0x0005_4020 あり - - あり
NNPU_IPSPECIFIC_REGS NNPU_IPSPECIFIC_BASE 0x0005_4100 あり - - あり
NNPU_DATA_REGS NNPU_DATA_BASE 0x0005_4700 あり - - あり
NNPU_ACC_REGS NNPU_ACC_BASE 0x0005_4C00 あり - - あり
NNPU_INSTRUCTION_REGS NNPU_INSTRUCTION_BASE 0x0005_5000 あり - - あり
NNPU_RFDATA_REGS NNPU_RFDATA_BASE 0x0005_5800 あり - - あり
MCANSS_REGS MCANASS_BASE 0x0005_9400 あり - - あり
MCAN_REGS MCANA_BASE 0x0005_9600 あり - - あり
MCAN_ERROR_REGS MCANA_ERROR_BASE 0x0005_9800 あり - - あり
MCANSS_REGS MCANBSS_BASE 0x0005_B400 あり - - あり
MCAN_REGS MCANB_BASE 0x0005_B600 あり - - あり
MCAN_ERROR_REGS MCANB_ERROR_BASE 0x0005_B800 あり - - あり
DCC_REGS DCC0_BASE 0x0005_E700 あり - - あり
DCC_REGS DCC1_BASE 0x0005_E740 あり - - あり
ペリフェラル・フレーム 8 (PF8)
LIN_REGS LINA_BASE 0x0000_6800 あり あり あり あり
ペリフェラル・フレーム 9 (PF9)
WD_REGS WD_BASE 0x0000_7000 あり - - あり
NMI_INTRUPT_REGS NMI_BASE 0x0000_7060 あり - - あり
XINT_REGS XINT_BASE 0x0000_7070 あり - - あり
SCI_REGS SCIA_BASE 0x0000_7200 あり - - あり
SCI_REGS SCIB_BASE 0x0000_7210 あり - - あり
SCI_REGS SCIC_BASE 0x0000_7220 あり - - あり
I2C_REGS I2CA_BASE 0x0000_7300 あり - - あり
I2C_REGS I2CB_BASE 0x0000_7340 あり - - あり
ペリフェラル・フレーム 10 (PF10)
CLB_LOGIC_CONFIG_REGS CLB1_LOGICCFG_BASE 0x0000_3000 あり - あり あり
CLB_LOGIC_CONTROL_REGS CLB1_LOGICCTRL_BASE 0x0000_3100 あり - あり あり
CLB_DATA_EXCHANGE_REGS CLB1_DATAEXCH_BASE 0x0000_3180 あり - あり あり
CLB_LOGIC_CONFIG_REGS CLB2_LOGICCFG_BASE 0x0000_3400 あり - あり あり
CLB_LOGIC_CONTROL_REGS CLB2_LOGICCTRL_BASE 0x0000_3500 あり - あり あり
CLB_DATA_EXCHANGE_REGS CLB2_DATAEXCH_BASE 0x0000_3580 あり - あり あり
ペリフェラル・フレーム 11 (PF11)
USB_REGS USBA_BASE 0x0004_0000 あり あり - あり
AES_REGS AESA_BASE 0x0004_2000 あり あり - あり
AES_SS_REGS AESA_SS_BASE 0x0004_2C00 あり あり - あり
ペリフェラル・フレーム 12 (PF12)
LFU_REGS LFU_BASE 0x0000_7FE0 あり - あり YES