JAJSCZ7
February 2017
TPS3852-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Timing Requirements
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
RESET
7.3.2
Manual Reset (MR)
7.3.3
Undervoltage Fault Detection
7.3.4
Watchdog Mode
7.3.4.1
SET1
7.3.4.2
Window Watchdog Timer
7.3.4.3
Watchdog Input (WDI)
7.3.4.4
CWD
7.3.4.5
Watchdog Output (WDO)
7.4
Device Functional Modes
7.4.1
VDD is Below VPOR (VDD < VPOR)
7.4.2
Above Power-On-Reset, But Less Than VDD(min) (VPOR ≤ VDD < VDD(min))
7.4.3
Normal Operation (VDD ≥ VDD(min))
8
Application and Implementation
8.1
Application Information
8.1.1
CWD Functionality
8.1.1.1
Factory-Programmed Timing Options
8.1.1.2
Adjustable Capacitor Timing
8.1.2
Overdrive Voltage
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Monitoring the 3.3-V Rail
8.2.2.2
Calculating RESET and the WDO Pullup Resistor
8.2.2.3
Setting the Window Watchdog
8.2.2.4
Watchdog Disabled During Initialization Period
8.2.3
Glitch Immunity
8.2.4
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
開発サポート
11.1.1.1
評価モジュール
11.1.2
デバイスの項目表記
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DRB|8
MPDS118K
サーマルパッド・メカニカル・データ
DRB|8
QFND695C
発注情報
jajscz7_oa
4
改訂履歴
日付
改訂内容
注
2017年2月
*
初版