JAJSOW8E November   2007  – January 2024 TPS5430-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成と機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD Ratings
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報 (DDA パッケージ)
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  発振周波数
      2. 6.3.2  基準電圧
      3. 6.3.3  イネーブル (ENA) と内部スロースタート時間
      4. 6.3.4  低電圧誤動作防止 (UVLO)
      5. 6.3.5  ブースト･キャパシタ (BOOT)
      6. 6.3.6  出力フィードバック (VSENSE) と内部補償
      7. 6.3.7  ボルテージ･フィード･フォワード
      8. 6.3.8  パルス幅変調 (PWM) 制御
      9. 6.3.9  過電流保護
      10. 6.3.10 過電圧保護 (OVP)
      11. 6.3.11 サーマル・シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 最小入力電圧付近での動作
      2. 6.4.2 ENA 制御による動作
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 アプリケーション回路、12 V 入力から 5 V 出力へ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 7.2.1.2.2 スイッチング周波数
          3. 7.2.1.2.3 入力コンデンサ
          4. 7.2.1.2.4 出力フィルタ部品
            1. 7.2.1.2.4.1 インダクタの選択
            2. 7.2.1.2.4.2 コンデンサの選択
          5. 7.2.1.2.5 出力電圧の設定ポイント
          6. 7.2.1.2.6 ブート･キャパシタ
          7. 7.2.1.2.7 キャッチ ダイオード
          8. 7.2.1.2.8 詳細情報
            1. 7.2.1.2.8.1 出力電圧の制限
            2. 7.2.1.2.8.2 内部補償回路
            3. 7.2.1.2.8.3 熱に関する計算
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 9V～21V 入力、5V 出力のアプリケーション回路
      3. 7.2.3 セラミック出力フィルタ キャパシタを使用する回路
        1. 7.2.3.1 出力フィルタ部品の選択
        2. 7.2.3.2 外部補償回路
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.1 概要

TPS5430-Q1 は、ハイサイド N チャネル MOSFET を内蔵した 3A 降圧 (バック) レギュレータです。TPS5430-Q1 は最大 36V の電源レールで動作するように設計されています。このデバイスは、電圧フィード フォワードによる定周波数の電圧制御モードを実装しており、ライン レギュレーションとライン過渡応答を改善しています。補償機能を内蔵しているため、設計が簡単であり、外付け部品数を減らせます。

内蔵の 100mΩ ハイサイド MOSFET は、3A の連続電流を負荷に供給できる高効率の電源設計をサポートします。内蔵ハイサイド MOSFET のゲート駆動バイアス電圧は、BOOT ピンと PH ピンの間に接続されるブートストラップ キャパシタによって供給されます。本デバイスはブートストラップ再充電ダイオードを内蔵しているため、外付け部品数を削減できます。

TPS5430-Q1 のデフォルトの入力スタートアップ電圧は 5.3V (標準値) です。ENA ピンを使用して本デバイスをディスエーブルにすると、消費電流は 15μA (標準値) に低減されます。ENA 端子がフローティングになると、内部プルアップ電流源によって動作がイネーブルになります。本デバイスには、内部スロー スタート回路が搭載され、起動中に出力の上昇時間を遅くすることで、突入電流および出力電圧オーバーシュートを低減します。最小出力電圧は、1.221V の内部帰還リファレンスに等しくなります。過電圧保護 (OVP) コンパレータにより、出力の過渡過電圧が最小限に抑えられます。OVP コンパレータが作動すると、ハイサイド MOSFET はオフになり、出力電圧が目標値の 112.5% を下回るまでオンになりません。

サイクル単位の内蔵過電流保護機能は、内蔵ハイサイド MOSFET のピーク電流を制限します。連続的な過電流フォルト条件が発生した場合、本デバイスは hiccup モードの過電流制限に移行します。過熱保護機能は、デバイスを過熱から保護します。