JAJSLR1A
april 2022 – june 2023
UCC21717-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Power Ratings
6.6
Insulation Specifications
6.7
Safety Limiting Values
6.8
Electrical Characteristics
6.9
Switching Characteristics
6.10
Insulation Characteristics Curves
6.11
Typical Characteristics
7
Parameter Measurement Information
7.1
Propagation Delay
7.1.1
Non-Inverting and Inverting Propagation Delay
7.2
Input Deglitch Filter
7.3
Active Miller Clamp
7.3.1
Internal Active Miller Clamp
7.4
Undervoltage Lockout (UVLO)
7.4.1
VCC UVLO
7.4.2
VDD UVLO
7.5
Overcurrent (OC) Protection
7.5.1
OC Protection with Soft Turn-OFF
7.6
Soft Turn-Off Triggered by RST/EN
7.6.1
Soft Turn-Off Triggered by RST/EN
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Power Supply
8.3.2
Driver Stage
8.3.3
VCC and VDD Undervoltage Lockout (UVLO)
8.3.4
Active Pulldown
8.3.5
Short Circuit Clamping
8.3.6
Internal Active Miller Clamp
8.3.7
Overcurrent and Short Circuit Protection
8.3.8
Soft Turn-Off
8.3.9
Fault (FLT), Reset and Enable (RST/EN)
8.3.10
Isolated Analog to PWM Signal Function
8.4
Device Functional Modes
9
Applications and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.2.1
Input Filters for IN+, IN-, and RST/EN
9.2.2.2
PWM Interlock of IN+ and IN-
9.2.2.3
FLT, RDY, and RST/EN Pin Circuitry
9.2.2.4
RST/EN Pin Control
9.2.2.5
Turn-On and Turn-Off Gate Resistors
9.2.2.6
Overcurrent and Short Circuit Protection
9.2.2.6.1
Protection Based on Power Modules with Integrated SenseFET
9.2.2.6.2
Protection Based on Desaturation Circuit
9.2.2.6.3
Protection Based on Shunt Resistor in Power Loop
9.2.2.7
Isolated Analog Signal Sensing
9.2.2.7.1
Isolated Temperature Sensing
9.2.2.7.2
Isolated DC Bus Voltage Sensing
9.2.2.8
Higher Output Current Using an External Current Buffer
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
12
Device and Documentation Support
12.1
Device Support
12.1.1
サード・パーティ製品に関する免責事項
12.2
Documentation Support
12.2.1
Related Documentation
12.3
Receiving Notification of Documentation Updates
12.4
サポート・リソース
12.5
Trademarks
12.6
静電気放電に関する注意事項
12.7
用語集
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DW|16
MSOI003I
サーマルパッド・メカニカル・データ
DW|16
QFND505A
発注情報
jajslr1a_oa
jajslr1a_pm
1
特長
5.7kV
RMS
のシングル・チャネル絶縁型ゲート・ドライバ
車載アプリケーション向けに AEC-Q100 認定済み
デバイス温度グレード 0:-40℃~+150℃の動作時周囲温度範囲
デバイス HBM ESD 分類レベル 3A
デバイス CDM ESD 分類レベル C6
機能安全品質管理
機能安全システムの設計に役立つ資料を利用可能
機能安全システムの設計に役立つ資料を利用可能
最高 2121V
pk
の SiC MOSFET および IGBT
最高出力駆動電圧 (VDD-VEE):33V
±10A の駆動能力と分割出力
CMTI:150V/ns 以上
高速過電流保護、270ns の応答時間
4A の内部アクティブ・ミラー・クランプ
400mA のソフト・ターンオフ (異常検出時)
PWM 出力を備えた絶縁アナログ・センサで
NTC、PTC、サーマル・ダイオードによる温度センシング
高電圧 DC リンクまたは相電圧
過電流
FLT
アラームと
RST
/EN からのリセット
RST
/EN によるデバイスのディセーブルでソフト・ターンオフを起動
入力ピンの 40ns 未満のノイズ過渡およびパルスを除去
12V VDD UVLO (RDY によるパワー・グッド通知付き)
最大 5V のオーバー / アンダーシュート過渡電圧に耐える入力 / 出力
伝搬遅延時間:130ns 以下、パルス / 部品スキュー:30ns 以下
沿面距離と空間距離が 8mm を超える SOIC-16 DW パッケージ
動作時の接合部温度:-40℃~150℃