JAJSGJ4D August   2018  – April 2021 UCC21530-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成と機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全関連認証
    8. 6.8  安全限界値
    9. 6.9  電気的特性
    10. 6.10 スイッチング特性
    11. 6.11 絶縁特性曲線
    12. 6.12 代表的特性
  7. 7 パラメータ測定情報
    1. 7.1 伝搬遅延とパルス幅歪み
    2. 7.2 立ち上がりおよび立ち下がり時間
    3. 7.3 入力とイネーブルの応答時間
    4. 7.4 プログラム可能なデッド・タイム
    5. 7.5 電源オン時の出力の UVLO 遅延
    6. 7.6 CMTI テスト
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 8.3.2 入力および出力論理表
      3. 8.3.3 入力段
      4. 8.3.4 出力段
      5. 8.3.5 UCC21530-Q1 のダイオード構造
    4. 8.4 デバイスの機能モード
      1. 8.4.1 イネーブル・ピン
      2. 8.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 8.4.2.1 VCC に接続された DT ピン
        2. 8.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
          1.        アプリケーションと実装
            1. 9.1 アプリケーション情報
            2. 9.2 代表的なアプリケーション
              1. 9.2.1 設計要件
              2. 9.2.2 詳細な設計手順
                1. 9.2.2.1 INA/INB 入力フィルタの設計
                2. 9.2.2.2 デッド・タイム抵抗およびコンデンサの選択
                3. 9.2.2.3 ゲート・ドライバの出力抵抗
                4. 9.2.2.4 ゲート・ドライバの電力損失の推定
                5. 9.2.2.5 接合部温度の推定
                6. 9.2.2.6 VCCI、VDDA/B コンデンサの選択
                  1. 9.2.2.6.1 VCCI コンデンサの選択
                7. 9.2.2.7 他のアプリケーション回路の例
              3. 9.2.3 アプリケーション曲線
                1.           電源に関する推奨事項
  9. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 部品の配置に関する注意事項
      2. 9.1.2 接地に関する注意事項
      3. 9.1.3 高電圧に関する注意事項
      4. 9.1.4 熱に関する注意事項
    2. 9.2 レイアウト例
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 コミュニティ・リソース
    4. 10.4 商標
      1.      メカニカル、パッケージ、および注文情報

6.10 スイッチング特性

VVCCI = 3.3V または 5V、VCCI から GND への 0.1μF コンデンサ、VVDDA = VVDDB = 12V または 15V(1)、VDDA および VDDB から VSSA および VSSB への 1μF コンデンサ、TA = -40℃～+125℃ (特に記述のない限り)。
パラメータテスト条件最小値標準値最大値単位
tRISE出力立ち上がり時間、測定ポイント 20%～80%COUT = 1.8nF 616ns
tFALL出力立ち下がり時間、測定ポイント 90%～10%COUT = 1.8nF712ns
tPWmin最小パルス幅最小値未満で出力オフ、COUT = 0pF20ns
tPDHLINx から OUTx の立ち下がりエッジまでの伝搬遅延141930ns
tPDLHINx から OUTx 立ち上がりエッジまでの伝搬遅延141930ns
tPWDパルス幅歪み |tPDLH - tPDHL|6ns
tDMVOUTA と VOUTB の間の伝搬遅延マッチングf = 100kHz5ns
tVCCI+ to OUTVCCI 電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで
(図 7-5 を参照)		INA または INB を VCCI に接続40µs
tVDD+ to OUTVDDA、VDDB の電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで
(図 7-6 を参照)		INA または INB を VCCI に接続50
|CMH|High レベルの同相過渡耐性 (Topic Link Label7.6 を参照)GND 対 VSSA/B のスルーレート、INA と INB の両方を GND または VCCI に接続、VCM = 1500V100V/ns
|CML|Low レベルの同相過渡耐性 (Topic Link Label7.6 を参照)GND 対 VSSA/B のスルーレート、INA と INB の両方を GND または VCCI に接続、VCM = 1500V100