1 概要

ポイント・ツー・ポイントのシリアル通信またはアナログ・フロント・エンド (AFE) を内蔵した高度なプロセッサやシステム・オン・チップ (SoC) では、シグナル・インテグリティを維持し、性能を向上させるために、出力電圧リップルが低い電源が必要です。プロセッサのポイント・オブ・ロード (POL) 電源の出力電圧リップル要件は 2mV 未満になる可能性があります。これは、標準的な設計のリップルの約 1/10 であり、同期整流降圧コンバータの設計に大きな制約が課されます。プロセッサの出力電流要件はリニア・ポスト・レギュレータの能力を上回るため、2 段目のフィルタを採用し、高いスイッチング周波数と追加の出力容量により POL のリップルが大幅に低減されます。同期整流降圧コンバータは、複数の異なる制御アーキテクチャで利用可能であり、それぞれが低リップル電圧向けに設計する際の安定性を確保するための独自の方法を持っています。この記事では、外部補償電圧モード、コンスタント・オン・タイム (COT：一定のオン時間)、選択可能な補償電流モードという 3 種類の制御アーキテクチャを比較します。また、同じ電気的仕様を使用して 1mV の出力電圧リップルを実現し、テスト・データを掲載しているほか、出力電圧リップル、ソリューション・サイズ、負荷過渡、効率を比較しています。