JAJU825C december   2022  – june 2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 絶縁監視
    2. 1.2 寄生絶縁容量の影響
    3. 1.3 産業用低電圧配電システムの IEC 61557-8 標準
    4. 1.4 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 TPSI2140
      2. 2.2.2 AMC3330
      3. 2.2.3 TPS7A24
      4. 2.2.4 REF2033
      5. 2.2.5 TLV6001
    3. 2.3 設計上の考慮事項
      1. 2.3.1 抵抗式ブリッジ
      2. 2.3.2 絶縁型アナログ・シグナル・チェーン
        1. 2.3.2.1 差動→シングルエンド変換
        2. 2.3.2.2 高電圧測定
        3. 2.3.2.3 シグナル・チェーン・エラー解析
      3. 2.3.3 PE 喪失検出
      4. 2.3.4 AC ラインの絶縁監視
      5. 2.3.5 PCB レイアウトに関する推奨事項
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア要件
      1. 3.1.1 コネクタ
      2. 3.1.2 デフォルトのジャンパ設定
      3. 3.1.3 前提条件
    2. 3.2 ソフトウェア要件
    3. 3.3 ソフトウェア
    4. 3.4 テスト構成
    5. 3.5 テスト結果
  10. 4設計とドキュメントのサポート
    1. 4.1 設計ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ドキュメントのサポート
    3. 4.3 サポート・リソース
    4. 4.4 商標
  11. 5著者について
  12. 6Revision History

2.2.4 REF2033

REF20XX は、デュアル出力の VREF および VBIAS (VREF/2) バンドギャップ電圧リファレンスのファミリです。図 2-5 では、基本的なバンドギャップ・トポロジと、VREF および VBIAS 出力の生成に使用される 2 つのバッファのブロック図を示します。トランジスタ Q1 と Q2 は、Q1 の電流密度が Q2 の電流密度よりも大きくなるようにバイアスされています。2 つベース・エミッタ電圧の差 (VBE1 – VBE2) は、正の温度係数を持ち、抵抗 R5 の両端に印加されます。この電圧が増幅され、負の温度係数を持つ Q2 のベース・エミッタ電圧に加算されます。その結果、バンドギャップ出力電圧は温度にほとんど依存しません。2 つの独立したバッファを使用して、バンドギャップ電圧から VREF および VBIAS を生成します。抵抗 R1、R2、R3、R4 のサイズは、VBIAS = VREF/2 になるように調整されます。

集積回路 e-Trim™ は、VREF および VBIAS の初期精度および温度係数に対するパッケージ・レベルのトリム手法で、プラスチック成形プロセス後の製造の最終段階で実装されます。この手法により、トランジスタのばらつきの影響や、パッケージの形成時に発生する誤差を最小限に抑えることができます。REF20xx には e-Trim が実装されており、温度ドリフトを最小限に抑え、VREF と VBIAS 出力の両方の初期精度を最大限に発揮します。

GUID-33BFAB8C-E59B-4587-952B-E5840ED39A82-low.gif図 2-5 REF2033 の機能ブロック図