JAJY037B March   2018  – January 2024 AMC1305M25 , AMC1311 , AMC1311-Q1 , ISO1042 , ISO1042-Q1 , ISO5851 , ISO7741 , ISO7841 , ISOM8710 , UCC20225-Q1 , UCC20225A-Q1 , UCC21520 , UCC21540 , UCC23513 , UCC5390

 

  1.   1
  2.   故障モード 1:絶縁障壁に高電圧が印加された場合
  3.   故障モード 2:絶縁障壁近傍で高電圧と高電流が同時に作用した場合
  4.   故障モード 2:テスト結果
  5.   テキサス・インスツルメンツのその他の絶縁型アイソレータ
  6.   まとめ
  7.   関連資料

故障モード 2:テスト結果

電流または電力の安全制限パラメータに反するストレス条件下で、テキサス・インスツルメンツの強化絶縁技術が「フェイル オープン」動作することを検証するために、複数のテストを実行しています。実験 1 と 2 には、強化絶縁型ゲート ドライバ ISO5851 と、強化絶縁型クワッド チャネル デジタル アイソレータ ISO7841 を選択しました。

実験 1 では、アイソレータの出力ピンを短絡させ、アイソレータが機能しなくなるまでアイソレータの電源電圧を上昇させました。

実験 2 では、サージ ジェネレータを用いて、アイソレータの一方に高電圧 (1kV と 2kV) を繰り返し印加しました。これは、モーター駆動、ソーラー インバータ、その他の同様のアプリケーションにおいて、高電圧 DC バスへの短絡が及ぼす影響をシミュレートするためのものです。

テキサス・インスツルメンツはまた、ISOM8710 フォトカプラ エミュレータなどの製品向けに、入力ダイに新しい「フェイル オープン」機能を実装しました。ここで行われる絶縁は、図 8 に示すように、3 つのダイによるソリューションに基づいています。この新機能により、入力側で EOS イベントが発生した場合でも、絶縁障壁と出力ダイが確実に保護されます。図 9 は、入力フェイル オープン IP を備えた、3 つのダイを持つフォトカプラ エミュレータの断面図を示します。

 3 つのダイを持つアイソレータの一方に高電圧ストレスが印加されています。フェイル オープン (FO) IP 付きで設計された左側のダイは、EOS イベントが発生した場合に ISO ダイと右側のダイの完全性を確保します。図 8 3 つのダイを持つアイソレータの一方に高電圧ストレスが印加されています。フェイル オープン (FO) IP 付きで設計された左側のダイは、EOS イベントが発生した場合に ISO ダイと右側のダイの完全性を確保します。
 フェイル オープン IP を備えた、3 つのダイを持つフォトカプラ エミュレータの断面図図 9 フェイル オープン IP を備えた、3 つのダイを持つフォトカプラ エミュレータの断面図

フェイル オープン機能を実証するために、実験 3~5 では 3 種類の EOS を持つ入力ダイにストレスを加え、ストレス後の絶縁完全性を調べました。

実験 3 では、室温と高温で入力側 (アノードとカソードの間) に、異なるソース インピーダンスを介して DC 電源を使用して 10 分間 EOS 電圧を印加して、入力ダイをフェイル オープンさせました。これは、システムがシャットダウンするまで持続する DC-EOS イベントをエミュレートするものです。次に、オープン デバイスにEOS ストレスを長時間加えても入力ダイがフェイル オープンのまま維持されることを確認するために、EOS を 12 時間印加しました。最後に、絶縁障壁に対する Ramp-to-Breakdown (RTB) (絶縁破壊まで電圧を上昇させる) テストを実施し、左側のダイの EOS イベントによって機能不良が発生した後の絶縁の完全性をチェックしました。図 10 に、絶縁障壁を通して高電圧ストレスを印加する RTB の設定を示します。

 絶縁障壁に対する Ramp-to-Breakdown (RTB) (絶縁破壊まで電圧を上昇させる) テスト図 10 絶縁障壁に対する Ramp-to-Breakdown (RTB) (絶縁破壊まで電圧を上昇させる) テスト

実験 4 では、EOS 入力を実験 3 から 変更して同様のテスト手順を行いました。コンデンサ放電が絶縁の入力側に及ぼす影響を調べるために、事前に充電されたコンデンサを接続しました。

実験 5 では、入力側に電流源を印加し、入力側がフェイル オープンになるまで電流を上昇させました。実験 3~5 は、上記のアプリケーションで入力側への DC 電源バスの短絡をシミュレートしています。

AMC23C10 などの絶縁型コンパレータの出力ダイのピン (VDD、OUT1、OUT2) にもフェイル オープン機能が実装されており、図 6 に示すように、単一ダイの強化絶縁コンデンサ方式に基づいて絶縁されています。EOS イベントによる出力ダイの機能不良が発生した後、入力ダイと絶縁がともに損なわれていないことを確認するために、これらの部品で実験 3~5 を実施して、結果を表 1 にまとめました。

表 1 は、これらの実験結果を示したものです。すべての場合において、大電力ストレスの後、サイド 1 とサイド 2 の間ですべてのアイソレータが高インピーダンスを維持しました。つまり、「フェイル オープン」しています。さらに、ISO5851 と ISO7841 は、基本絶縁定格 3kVRMS で 60 秒間テストしました。すべてのデバイスは、絶縁破壊を起こすことなくこの電圧に耐えることができました。ISOM8710 ではさらに、ストレスの後、油中で絶縁破壊まで電圧を上昇させるテストを行いました。つまり、大電力テスト後も基本絶縁は保持されていたのです。さらに過酷な条件でのテストとして、ゲート ドライバとデジタル アイソレータの各ユニットに、正負両極性の 2kV サージ インパルスをそれぞれ 50 回ずつ印加しました。このような厳しいストレスの後でも、アイソレータはサイド 1 とサイド 2 の間で高インピーダンスを維持し、基本絶縁を維持し、フェイル オープンしていました。

表 1 テキサス・インスツルメンツの強化絶縁型アイソレータ (ゲート ドライバと絶縁型コンパレータ) とテキサス・インスツルメンツのフォトカプラ エミュレータを対象にした、EOS ストレスの後でデバイスが「フェイル オープン」になるかを確認するテストの概要。
実験番号デバイスCAP の説明デバイス数観察ストレス後の RIOストレス後の VISO 60秒テスト、3kVRMS
1、2ISO5851ゲート ドライバ出力をサイド 2 の接地に短絡させた。デバイスが損傷するまで電源電圧を 50V まで上昇させた。5ダイ 3 が損傷。>1TΩ合格
ゲート ドライバ出力に 2kV サージ、各極性 (+ve と -ve) につき 5 回。5ダイ 3 が損傷。>1TΩ合格
ゲート ドライバ出力に 2kV サージ、各極性 (+ve と -ve) につき 50 回。2ダイ 3 が損傷。>1TΩ合格
1、2ISO7841サイド 2 のすべてのピンをサイド 2 の接地または電源に短絡させるか、フローティングのままにした。デバイスが損傷するまで電源電圧を 25 V まで上昇させた。5ダイ 2 が損傷。>1TΩ合格
サイド 2 のすべてのピンに 1kV または 2kV のサージ、各極性 (+ve と -ve) につき 5 回。4ダイ 2 が損傷。>1TΩ合格
サイド 1 のすべてのピンに 2kV のサージ、各極性 (+ve と -ve) につき 5 回。2ダイ 1 が損傷。>1TΩ合格
サイド 1 のすべてのピンに 2kV のサージ、各極性 (+ve と -ve) につき 50 回。2ダイ 1 が損傷。>1TΩ合格
サイド 1 のすべてのピンに 2kV のサージ、各極性 (+ve と -ve) につき 500 回。1ダイ 2 が損傷。>1TΩ合格
3、4、5ISOM8710出力側をオープンにした状態で、ピン 1 と接地の間の入力側に EOS を印加した。最大 43V までの電源電圧と電流の値を変えて、入力ダイがフェイル オープンになるまでテストした。故障発生後 12 時間 EOS を印加し、入力ダイ抵抗を測定した。RTB を用いて、ストレス後の絶縁の完全性をテストした。270絶縁劣化なし、機能なし>1TΩ合格
事前に充電された 2.2mF コンデンサ (30V、3A) をピン 1 と接地の間に接続した。フェイル ショートの場合、入力ダイがフェイル オープンになるまで 3A まで駆動し続けた。RTB を用いて、ストレス後の絶縁の完全性をテストした。5絶縁劣化なし、機能なし>1TΩ合格
入力ダイがフェイル オープンになるまで、1 次側で 3A まで徐々に電流を上昇させた。フェイル ショートの場合、オープンになるまで短絡を持続させた。RTB を用いて、ストレス後の絶縁の完全性をテストした。5絶縁劣化なし、機能なし>1TΩ合格
3、4、5AMC23C10出力側をオープンにした状態で、ピン 1 と接地の間の入力側に EOS を印加した。最大 36 V までの電源電圧と電流の値を変えて、入力ダイがフェイル オープンになるまでテストした。故障発生後 24 時間 EOS を印加し、入力ダイ抵抗を測定した。RTB を用いて、ストレス後の絶縁の完全性をテストした。ピンごとに 20
合計 60
絶縁劣化なし、機能なし>1TΩ合格
事前に充電された 2.2mF コンデンサ (30V、3A) をピン 1 と接地の間に接続した。フェイル ショートの場合、入力ダイがフェイル オープンになるまで 3A まで駆動し続けた。RTB を用いて、ストレス後の絶縁の完全性をテストした。5絶縁劣化なし、機能なし>1TΩ合格
入力ダイがフェイル オープンになるまで、1 次側で 3A まで徐々に電流を上昇させた。フェイル ショートの場合、オープンになるまで短絡を持続させた。RTB を用いて、ストレス後の絶縁の完全性をテストした。5絶縁劣化なし、機能なし>1TΩ合格

大電力ストレスの印加後、内部状態を確認するために、一部のデバイスの封止を解除し、写真を撮影しました (図 11 および 図 12 参照)。結果は、故障分析からの予想と一致しています。大電力ストレスを受けているダイは著しく損傷しましたが、絶縁コンデンサ 1 つを備えた少なくとも 1 つのダイは完全に保持されています。このダイが観察されていた「フェイル オープン」特性に関与していたのです。ISO5851 の場合、3 つのダイを持つモジュールであるため、ゲート ドライバ ダイが損傷しただけで、絶縁障壁への損傷は最低限に留まりました。