CDC319

활성

I2C 제어 인터페이스를 지원하는 1라인-10라인 클록 드라이버

지금 주문

데이터시트

document-pdfAcrobat 1-Line To 10-Line Clock Driver datasheet (Rev. A) (영어)

CDC319

활성

데이터시트

지금 주문

제품 상세 정보

Function

Single-ended

Output frequency (max) (MHz)

100

Number of outputs

10

Output supply voltage (V)

3.3

Core supply voltage (V)

3.3

Output skew (ps)

250

Features

I2C interface

Operating temperature range (°C)

0 to 70

Rating

Catalog

Output type

LVTTL

Input type

LVTTL

Function

Single-ended

Output frequency (max) (MHz)

100

Number of outputs

10

Output supply voltage (V)

3.3

Core supply voltage (V)

3.3

Output skew (ps)

250

Features

I2C interface

Operating temperature range (°C)

0 to 70

Rating

Catalog

Output type

LVTTL

Input type

LVTTL

SSOP (DB)

28

79.56 mm² 10.2 x 7.8

High-Speed, Low-Skew 1-to-10 Clock Buffer for SDRAM (Synchronous DRAM) Clock Buffering Applications
Output Skew, t_sk(o), Less Than 250 ps
Pulse Skew, t_sk(p), Less Than 500 ps
Supports up to Two Unbuffered SDRAM DIMMs (Dual Inline Memory Modules)
I²C Serial Interface Provides Individual Enable Control for Each Output
Operates at 3.3 V
Distributed V_CC and Ground Pins Reduce Switching Noise
ESD Protection Exceeds 2000 V Per MIL-STD-883, Method 3015
Packaged in 28-Pin Shrink Small Outline (DB) Package

High-Speed, Low-Skew 1-to-10 Clock Buffer for SDRAM (Synchronous DRAM) Clock Buffering Applications
Output Skew, t_sk(o), Less Than 250 ps
Pulse Skew, t_sk(p), Less Than 500 ps
Supports up to Two Unbuffered SDRAM DIMMs (Dual Inline Memory Modules)
I²C Serial Interface Provides Individual Enable Control for Each Output
Operates at 3.3 V
Distributed V_CC and Ground Pins Reduce Switching Noise
ESD Protection Exceeds 2000 V Per MIL-STD-883, Method 3015
Packaged in 28-Pin Shrink Small Outline (DB) Package

The CDC319 is a high-performance clock buffer that distributes one input (A) to 10 outputs (Y) with minimum skew for clock distribution. The CDC319 operates from a 3.3-V power supply, and is characterized for operation from 0°C to 70°C.

The device provides a standard mode (100K-bits/s) I²C serial interface for device control. The implementation is as a slave/receiver. The device address is specified in the I²C device address table. Both of the I²C inputs (SDATA and SCLOCK) provide integrated pullup resistors (typically 140 k) and are 5-V tolerant.

Three 8-bit I²C registers provide individual enable control for each of the outputs. All outputs default to enabled at powerup. Each output can be placed in a disabled mode with a low-level output when a low-level control bit is written to the control register. The registers are write only and must be accessed in sequential order (i.e., random access of the registers is not supported).

The CDC319 provides 3-state outputs for testing and debugging purposes. The outputs can be placed in a high-impedance state via the output-enable (OE) input. When OE is high, all outputs are in the operational state. When OE is low, the outputs are placed in a high-impedance state. OE provides an integrated pullup resistor.

The CDC319 is a high-performance clock buffer that distributes one input (A) to 10 outputs (Y) with minimum skew for clock distribution. The CDC319 operates from a 3.3-V power supply, and is characterized for operation from 0°C to 70°C.

The device provides a standard mode (100K-bits/s) I²C serial interface for device control. The implementation is as a slave/receiver. The device address is specified in the I²C device address table. Both of the I²C inputs (SDATA and SCLOCK) provide integrated pullup resistors (typically 140 k) and are 5-V tolerant.

Three 8-bit I²C registers provide individual enable control for each of the outputs. All outputs default to enabled at powerup. Each output can be placed in a disabled mode with a low-level output when a low-level control bit is written to the control register. The registers are write only and must be accessed in sequential order (i.e., random access of the registers is not supported).

The CDC319 provides 3-state outputs for testing and debugging purposes. The outputs can be placed in a high-impedance state via the output-enable (OE) input. When OE is high, all outputs are in the operational state. When OE is low, the outputs are placed in a high-impedance state. OE provides an integrated pullup resistor.

open-in-new

기타 클록 버퍼 찾기

다운로드 스크립트와 함께 비디오 보기 동영상

기술 문서

star

=TI에서 선정한 이 제품의 인기 문서

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.

모두 보기1

	유형	직함		날짜
*	Data sheet	1-Line To 10-Line Clock Driver datasheet (Rev. A)		2001/10/25

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

CDC319 IBIS Model

SCAC011.ZIP (8 KB) - IBIS Model

다운로드

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)

요청

패키지	핀	다운로드
SSOP (DB)	28	옵션 보기

TI의 평가 항목에 대한 표준 약관이 적용됩니다.

CDC319

I2C 제어 인터페이스를 지원하는 1라인-10라인 클록 드라이버

CDC319

제품 상세 정보

기술 문서

설계 및 개발

CDC319 IBIS Model

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

주문 및 품질

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

비디오 시리즈

동영상