TPS51200

Name: TPS51200
Brand: TI
SKU: TPS51200
Price: 0.255 USD

現行

具 VTTREF 緩衝參考且適用 DDR2、DDR3、DDR3L 和 DDR4 的 3A 汲極/源極 DDR 終端穩壓器

立即訂購

產品規格表

document-pdfAcrobat TPS51200 Sink and Source DDR Termination Regulator datasheet (Rev. D) (英文) PDF | HTML

TPS51200

現行

產品規格表

立即訂購

產品詳細資料

Vin (min) (V)

1.1

Vin (max) (V)

3.5

Vout (max) (V)

1.8

Features

S3/S5 Support

Iq (typ) (mA)

0.5

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Product type

DDR

DDR memory type

DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3

Vin (min) (V)

1.1

Vin (max) (V)

3.5

Vout (max) (V)

1.8

Features

S3/S5 Support

Iq (typ) (mA)

0.5

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Product type

DDR

DDR memory type

DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3

VSON (DRC)

10

9 mm² 3 x 3

Input Voltage: Supports 2.5-V Rail and 3.3-V Rail
VLDOIN Voltage Range: 1.1 V to 3.5 V
Sink and Source Termination Regulator Includes Droop Compensation
Requires Minimum Output Capacitance of 20-µF (Typically 3 × 10-µF MLCCs) for Memory Termination Applications (DDR)
PGOOD to Monitor Output Regulation
EN Input
REFIN Input Allows for Flexible Input Tracking Either Directly or Through Resistor Divider
Remote Sensing (VOSNS)
±10-mA Buffered Reference (REFOUT)
Built-in Soft Start, UVLO, and OCL
Thermal Shutdown
Supports DDR, DDR2, DDR3, DDR3L, Low-Power DDR3, and DDR4 VTT Applications
10-Pin VSON Package With Thermal Pad

Input Voltage: Supports 2.5-V Rail and 3.3-V Rail
VLDOIN Voltage Range: 1.1 V to 3.5 V
Sink and Source Termination Regulator Includes Droop Compensation
Requires Minimum Output Capacitance of 20-µF (Typically 3 × 10-µF MLCCs) for Memory Termination Applications (DDR)
PGOOD to Monitor Output Regulation
EN Input
REFIN Input Allows for Flexible Input Tracking Either Directly or Through Resistor Divider
Remote Sensing (VOSNS)
±10-mA Buffered Reference (REFOUT)
Built-in Soft Start, UVLO, and OCL
Thermal Shutdown
Supports DDR, DDR2, DDR3, DDR3L, Low-Power DDR3, and DDR4 VTT Applications
10-Pin VSON Package With Thermal Pad

The TPS51200 device is a sink and source double data rate (DDR) termination regulator specifically designed for low input voltage, low-cost, low-noise systems where space is a key consideration.

The TPS51200 maintains a fast transient response and requires a minimum output capacitance of only 20 µF. The TPS51200 supports a remote sensing function and all power requirements for DDR, DDR2, DDR3, DDR3L, Low-Power DDR3 and DDR4 VTT bus termination.

In addition, the TPS51200 provides an open-drain PGOOD signal to monitor the output regulation and an EN signal that can be used to discharge VTT during S3 (suspend to RAM) for DDR applications.

The TPS51200 is available in the thermally efficient 10-pin VSON thermal pad package, and is rated both Green and Pb-free. It is specified from –40°C to +85°C.

The TPS51200 device is a sink and source double data rate (DDR) termination regulator specifically designed for low input voltage, low-cost, low-noise systems where space is a key consideration.

The TPS51200 maintains a fast transient response and requires a minimum output capacitance of only 20 µF. The TPS51200 supports a remote sensing function and all power requirements for DDR, DDR2, DDR3, DDR3L, Low-Power DDR3 and DDR4 VTT bus termination.

In addition, the TPS51200 provides an open-drain PGOOD signal to monitor the output regulation and an EN signal that can be used to discharge VTT during S3 (suspend to RAM) for DDR applications.

The TPS51200 is available in the thermally efficient 10-pin VSON thermal pad package, and is rated both Green and Pb-free. It is specified from –40°C to +85°C.

filter

尋找其它多通道 IC (PMIC)

下載觀看有字幕稿的影片影片

技術文件

star

=TI 所選的此產品重要文件

找不到結果。請清除您的搜尋條件，然後再試一次。

檢視所有 23

	類型	標題		日期
*	Data sheet	TPS51200 Sink and Source DDR Termination Regulator datasheet (Rev. D)	PDF \| HTML	2020年 3月 19日
	Application note	LDO Noise Demystified (Rev. B)	PDF \| HTML	2020年 8月 18日
	Application note	DDR VTT Power Solutions: A Competitive Analysis (Rev. A)		2020年 7月 9日
	Application note	Point-of-Load Solutions for Data Center App Implementing VR13.HC Vccin Spec (Rev. A)	PDF \| HTML	2020年 1月 8日
	Selection guide	Power Management Guide 2018 (Rev. R)		2018年 6月 25日
	Application note	LDO PSRR Measurement Simplified (Rev. A)	PDF \| HTML	2017年 8月 9日
	Test report	TI Power Reference Design for Xilinx(R) Virtex(R)-7 (VC709) (Rev. A)		2014年 12月 16日
	Test report	TI Power Reference Design for Xilinx® Kintex®-7 (KC705) (Rev. A)		2014年 12月 16日
	User guide	TI Power Reference Design for Xilinx® Zynq 7000 (ZC702) (Rev. A)		2014年 12月 16日
	Test report	PMP7977 Test Results (Rev. A)		2014年 6月 11日
	Test report	TI Power Reference Design for Xilinx® Artix®-7 (AC701)		2014年 5月 12日
	User guide	PMP7977 User's Guide		2013年 9月 11日
	More literature	Computing DDR DC-DC Power Solutions		2012年 8月 22日
	Application note	Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs (Rev. A)		2010年 5月 24日
	Application note	Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs		2010年 4月 28日
	Application note	Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices		2010年 4月 20日
	Application note	Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472)		2010年 3月 31日
	Application note	'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472)		2010年 3月 26日
	Application note	Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs		2010年 3月 26日
	Application note	TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers		2010年 3月 26日
	White paper	Spartan 6 LX150T Modular Solution		2009年 10月 14日
	User guide	Virtex 6 LX130T Module design		2009年 8月 27日
	EVM User's guide	Using the TPS51200 Evaluation Module		2008年 5月 28日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

TPS51200EVM — TPS51200 汲極源極 DDR 終端穩壓器

TPS51200EVM 評估板 HPA322A 旨在評估 TI 成本最佳化的 DDR/DDR2/DDR3/LP DDR3 VTT 終端穩壓器 TPS51200 的性能和特性。TPS51200 旨在為 DDR 記憶體提供適當的終止電壓與 10-mA 緩衝參考電壓，該電壓涵蓋 DDR (2.5 V/1.25 V)、DDR2 (1.8 V/0.9 V)、DDR3 (1.5 V/0.75 V)、LP DDR3 (1.2 V/0.6 V) 規格，且僅需最少外部零組件。

使用指南: PDF