時鐘緩衝器

利用我們的時脈緩衝器簡化您的時脈樹設計

parametric-filter檢視所有產品
我們廣泛的時脈緩衝器產品組合具備低附加抖動性能、低輸出偏斜和廣泛運作溫度範圍,適用於包括 LVCMOS、LVDS、LVPECL 和 HCSL 等業界標準輸出格式。這些緩衝器已針對在各種性能導向與成本導向應用領域中的用途進行最佳化。

依類別瀏覽

依緩衝器類型選擇

單端緩衝器

利用我們易於使用的單端緩衝器,將您的設計最佳化,並產生 LVCMOS 時鐘來源的多個複本。

差動緩衝器

以差動緩衝器產生 LVDS、LVPECL、HCSL 和 CML 的多重輸出頻率。

可配置緩衝器

以我們可配置 (針對可編程) 時脈緩衝器產生適合多種協定的多重輸出頻率。

專業緩衝器

利用我們具更低附加抖動的專業緩衝器產品組合 (其中包括零延遲緩衝器、DDR 記憶體緩衝器和分頻器緩衝器),將工業和記憶體應用的系統設計最佳化。

精選時脈緩衝器

LMKDB1108
時鐘緩衝器

適用 PCIe Gen 1 至 Gen 6 的 8 輸出 LP-HCSL 時脈緩衝器

約略價格 (USD) 1ku | 1.84

LMKDB1120
時鐘緩衝器

適用於 PCIe Gen 1 至 Gen 6 且符合 DB2000QL 的 20 輸出時脈緩衝器

約略價格 (USD) 1ku | 2.3

技術資源

Application note
Application note
How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer
了解 CDCLVC11xx 低抖動 LVCMOS 扇出緩衝器系列如何透過實作外部 RC 網路,以高達 1.8 V 的電壓位準支援輸入訊號。
document-pdfAcrobat PDF
Application note
Application note
AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)
請參閱此應用報告,了解用於介接不同邏輯位準間的 AC 耦合技術,特別是 LVPECL、LVDS、HSTL 與 CML。
document-pdfAcrobat PDF
Application note
Application note
Clocking Design Guidelines: Unused Pins
使用這些準則作為裝置產品規格表的補充,以取得有關未使用裝置針腳的詳細資訊。
document-pdfAcrobat PDF