JAJSRD7A May   2025  – September 2025 ADS9326 , ADS9327

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 デバイスの比較
6. 5 ピン構成および機能
7. 6 仕様
   1. 6.1  絶対最大定格
   2. 6.2  ESD 定格
   3. 6.3  熱に関する情報
   4. 6.4  推奨動作条件
   5. 6.5  電気的特性 
   6. 6.6  電気的特性：AVDD = 5V
   7. 6.7  電気的特性：AVDD = 3.3V
   8. 6.8  タイミング要件
   9. 6.9  スイッチング特性
   10. 6.10 タイミング図
   11. 6.11 代表的特性
8. 7 詳細説明
   1. 7.1 概要
   2. 7.2 機能ブロック図
   3. 7.3 機能説明
      1. 7.3.1 アナログ入力
      2. 7.3.2 リファレンス
         1. 7.3.2.1 内部リファレンス
            1. 7.3.2.1.1 5V AVDD で選択可能な内部リファレンス
         2. 7.3.2.2 外部リファレンス
         3. 7.3.2.3 外部基準電圧、外部基準バッファ付き
      3. 7.3.3 ADC の伝達関数
      4. 7.3.4 データ インターフェイス
      5. 7.3.5 プログラム可能な平均化フィルタ
         1. 7.3.5.1 単純平均
            1. 7.3.5.1.1 非連続 CONVST による単純平均
         2. 7.3.5.2 移動平均
      6. 7.3.6 出力データ インターフェイスでの CRC
      7. 7.3.7 ADC 出力データ ランダマイザー
      8. 7.3.8 データ フレーム幅
      9. 7.3.9 デイジー チェーン モード
         1. 7.3.9.1 デイジー・クロック モード
   4. 7.4 デバイスの機能モード
      1. 7.4.1 リセット
      2. 7.4.2 通常動作
      3. 7.4.3 低レイテンシモード
      4. 7.4.4 CS-CONVSTショート モード
      5. 7.4.5 レジスタ読み出しモード
      6. 7.4.6 初期化シーケンス
   5. 7.5 プログラミング
      1. 7.5.1 レジスタ動作の SPI フレーム長
      2. 7.5.2 レジスタマップロック
      3. 7.5.3 レジスタ書き込み
      4. 7.5.4 レジスタ読み出し
9. 8 レジスタ マップ：ADS9327
   1. 8.1 レジスタ バンク 0
   2. 8.2 レジスタ バンク 1
   3. 8.3 レジスタ バンク 2
10. 9 レジスタ マップ：ADS9326
    1. 9.1 レジスタ バンク 0
    2. 9.2 レジスタ バンク 1
    3. 9.3 レジスタ バンク 2
11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
       1. 10.2.1 アナログ1VPP の正弦-余弦エンコーダ インターフェイス
       2. 10.2.2 設計要件
       3. 10.2.3 詳細な設計手順
    3. 10.3 電源に関する推奨事項
    4. 10.4 レイアウト
       1. 10.4.1 レイアウトのガイドライン
       2. 10.4.2 レイアウト例
12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
       1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
13. 12改訂履歴
14. 13メカニカル、パッケージ、および注文情報
    1. 13.1 メカニカル データ