4 ピン構成および機能

図 4-1 FCBGA パッケージ、400 ピン
(上面図)

表 4-1 ピンの機能

ボール名	ボール番号	種類⁽¹⁾	説明
RF インターフェイス
NC	A15、A16、Y15、Y16	I	接続しないでください。
1RXIN–	A11	I	レシーバチャネル 1 RF 入力：負端子。未使用の RX 入力はオープンのままにできます。
1RXIN+	A12	I	レシーバチャネル 1 RF 入力：正端子。未使用の RX 入力はオープンのままにできます。
2RXIN–	A8	I	レシーバチャネル 2 RF 入力：負端子。未使用の RX 入力はオープンのままにできます。
2RXIN+	A7	I	レシーバチャネル 2 RF 入力：正端子。未使用の RX 入力はオープンのままにできます。
3RXIN–	Y11	I	レシーバチャネル 3 RF 入力：負端子。
3RXIN+	Y12	I	レシーバチャネル 3 RF 入力：正端子。未使用の RX 入力はオープンのままにできます。
4RXIN–	Y8	I	レシーバチャネル 4 RF 入力：負端子。未使用の RX 入力はオープンのままにできます。
4RXIN+	Y7	I	レシーバチャネル 4 RF 入力：正端子。未使用の RX 入力はオープンのままにできます。
1TXOUT–	F20	O	トランスミッタチャネル 1 RF 出力：負端子。未使用時は 1.8V に接続します。
1TXOUT+	G20	O	トランスミッタチャネル 1 RF 出力：正端子。未使用時は 1.8V に接続します。
2TXOUT–	C20	O	トランスミッタチャネル 2 RF 出力：負端子。未使用時は 1.8V に接続します。
2TXOUT+	B20	O	トランスミッタチャネル 2 RF 出力：正端子。未使用時は 1.8V に接続します。
3TXOUT–	R20	O	トランスミッタチャネル 3 RF 出力：負端子。未使用時は 1.8V に接続します。
3TXOUT+	P20	O	トランスミッタチャネル 3 RF 出力：正端子。未使用時は 1.8V に接続します。
4TXOUT–	V20	O	トランスミッタチャネル 4 RF 出力：負端子。未使用時は 1.8V に接続します。
4TXOUT+	W20	O	トランスミッタチャネル 4 RF 出力：正端子。未使用時は 1.8V に接続します。
差動クロック入力
REFCLK–	L17	I	基準クロック入力：負端子
REFCLK+	K17	I	基準クロック入力：正端子
SYSREF–	L19	I	SYSREEF 入力：負端子
SYSREF+	K19	I	SYSREEF 入力：正端子
SerDes CML インターフェイス
1SRX–	A2	I	CML SerDes インターフェイスレーン 1 入力：負端子。未使用の SerDes 入力はオープンのままにできます。
1SRX+	A3	I	CML SerDes インターフェイスレーン 1 入力：正端子。未使用の SerDes 入力はオープンのままにできます。
2SRX–	C1	I	CML SerDes インターフェイスレーン 2 入力：負端子。未使用の SerDes 入力はオープンのままにできます。
2SRX+	B1	I	CML SerDes インターフェイスレーン 2 入力：正端子。未使用の SerDes 入力はオープンのままにできます。
3SRX–	F1	I	CML SerDes インターフェイスレーン 3 入力：負端子
3SRX+	E1	I	CML SerDes インターフェイスレーン 3 入力：正端子。未使用の SerDes 入力はオープンのままにできます。
4SRX–	J1	I	CML SerDes インターフェイスレーン 4 入力：負端子
4SRX+	H1	I	CML SerDes インターフェイスレーン 4 入力：正端子
5SRX–	M1	I	CML SerDes インターフェイスレーン 5 入力：負端子。未使用の SerDes 入力はオープンのままにできます。
5SRX+	N1	I	CML SerDes インターフェイスレーン 5 入力：正端子
6SRX–	R1	I	CML SerDes インターフェイスレーン 6 入力：負端子
6SRX+	T1	I	CML SerDes インターフェイスレーン 6 入力：正端子。未使用の SerDes 入力はオープンのままにできます。
7SRX–	V1	I	CML SerDes インターフェイスレーン 7 入力：負端子
7SRX+	W1	I	CML SerDes インターフェイスレーン 7 入力：正端子。未使用の SerDes 入力はオープンのままにできます。
8SRX–	Y2	I	CML SerDes インターフェイスレーン 8 入力：負端子
8SRX+	Y3	I	CML SerDes インターフェイスレーン 8 入力：正端子。未使用の SerDes 入力はオープンのままにできます。
1STX–	C3	O	CML SerDes インターフェイスレーン 1 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
1STX+	C4	O	CML SerDes インターフェイスレーン 1 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
2STX–	E3	O	CML SerDes インターフェイスレーン 2 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
2STX+	E4	O	CML SerDes インターフェイスレーン 2 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
3STX–	G4	O	CML SerDes インターフェイスレーン 3 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
3STX+	G3	O	CML SerDes インターフェイスレーン 3 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
4STX–	J4	O	CML SerDes インターフェイスレーン 4 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
4STX+	J3	O	CML SerDes インターフェイスレーン 4 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
5STX–	M4	O	CML SerDes インターフェイスレーン 5 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
5STX+	M3	O	CML SerDes インターフェイスレーン 5 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
6STX–	P4	O	CML SerDes インターフェイスレーン 6 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
6STX+	P3	O	CML SerDes インターフェイスレーン 6 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
7STX–	T3	O	CML SerDes インターフェイスレーン 7 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
7STX+	T4	O	CML SerDes インターフェイスレーン 7 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
8STX–	V3	O	CML SerDes インターフェイスレーン 8 出力：負端子。未使用の SerDes 出力はオープンのままにできます。
8STX+	V4	O	CML SerDes インターフェイスレーン 8 出力：正端子。未使用の SerDes 出力はオープンのままにできます。
GPIO 機能
GBL_0_GPIO13	V6	I/O	GPIO。
GBL_1_FBTDD2	R6	I/O	FB TDD2 入力信号のデフォルト位置。
GBL_2_FSPICLKC	U5	I/O	FSPI C クロックのデフォルトおよび推奨位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBL_3_GPIO14	R5	I/O	GPIO。
GBL_4_RXDLNB	T5	I/O	RX チャネル D AGC LNA バイパス出力信号のデフォルト位置。
GBL_5_GPIO15	N10	I/O	GPIO。
GBL_6_GPIO16	P10	I/O	GPIO。
GBL_7_SYNCB_OUT1+	N9	I/O	JESD Sync\ 1 出力差動正端子のデフォルト位置。
GBL_8_SYNCB_IN1+	N8	I/O	JESD Sync\ 1 入力差動正端子のデフォルト位置。
GBL_9_SYNCB_OUT1–	P9	I/O	JESD Sync\ 1 出力差動負端子のデフォルト位置。
GBL_10_GPIO17	T8	I/O	GPIO。
GBL_11_GPIO18	T7	I/O	GPIO。
GBL_12_FSPICLKD	P7	I/O	FSPI D クロックのデフォルトおよび推奨位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBL_13_GPIO19	P8	I/O	GPIO。
GBL_14_FSPIDD	R7	I/O	FSPI D データのデフォルトおよび推奨位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBL_15_FSPIDC	P6	I/O	FSPI C クロックのデフォルトおよび推奨位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBL_16_RXCLNB	T6	I/O	RX チャネル C AGC LNA バイパス出力信号のデフォルト位置。
GBL_17_SYNCB_IN1–	N7	I/O	JESD Sync\ 1 入力差動負端子のデフォルト位置。
GBL_18_TXTDD2	V5	I/O	TX TDD2 入力信号のデフォルト位置。
GBL_19_GPIO20	U6	I/O	GPIO。
GBR_0_GPIO4	C6	I/O	GPIO。
GBR_1_GPIO5	F6	I/O	GPIO。
GBR_2_RXALNB	D5	I/O	RX チャネル A AGC LNA バイパス出力信号のデフォルト位置。
GBR_3_FSPICLKB	F5	I/O	FSPI B クロックのデフォルトおよび推奨位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBR_4_GPIO6	E5	I/O	GPIO。
GBR_5_FSPIDB	H10	I/O	FSPI B データのデフォルトおよび推奨位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBR_6_RXBLNB	G10	I/O	RX チャネル B AGC LNA バイパス出力信号のデフォルト位置。
GBR_7_SYNCB_OUT0+	H9	I/O	JESD Sync\ 0 出力差動正端子のデフォルト位置。
GBR_8_SYNCB_IN0+	H8	I/O	JESD Sync\ 0 入力差動正端子のデフォルト位置。
GBR_9_SYNCB_OUT0–	G9	I/O	JESD Sync\ 0 出力差動負端子のデフォルト位置。
GBR_10_FSPICLKA	E8	I/O	FSPI A クロックのデフォルト位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBR_11_RXTDD1	E7	I/O	RX TDD1 入力信号のデフォルト位置。
GBR_12_GPIO7	G7	I/O	GPIO。
GBR_13_GPIO8	G8	I/O	GPIO。
GBR_14_FSPIDA	F7	I/O	FSPI A クロックのデフォルトおよび推奨位置 (FSPI は工場専用。汎用 GPIO として利用可能)。
GBR_15_GPIO9	G6	I/O	GPIO。
GBR_16_GPIO10	E6	I/O	GPIO。
GBR_17_SYNCB_IN0–	H7	I/O	JESD Sync\ 0 入力差動負端子のデフォルト位置。
GBR_18_GPIO11	C5	I/O	GPIO。
GBR_19_GPIO12	D6	I/O	GPIO。
GTL_0_GPIO2	N13	I/O	GPIO。
GTL_1_SLEEP	P14	I/O	スリープ入力信号のデフォルト位置。
GTL_2_ALARM2	N15	I/O	アラーム 2 出力信号のデフォルト位置。
GTL_3_AUX0	M15	I/O	GPIO または補助低速 ADC 入力 0
GTL_4_SPIACLK	P15	I/O	SPI A クロックの固定位置。
GTL_5_SPIASEN	R14	I/O	SPI A 送信イネーブルの固定位置。
GTL_6_RXTDD2	R15	I/O	RX TDD2 入力信号のデフォルト位置。
GTL_7_ALARM1	N16	I/O	アラーム 1 出力信号のデフォルト位置。
GTL_8_AUX1	L14	I/O	GPIO または補助低速 ADC 入力 1。
GTL_9_AUX2	M14	I/O	GPIO または補助低速 ADC 入力 2。
GTL_10_BIST0	P11	I/O	BIST0 機能の固定位置。JTAG 使用時は Low に設定し、通常動作時は High に設定します。
GTL_11_AUX3	P13	I/O	GPIO または補助低速 ADC 入力 3。
GTL_12_BIST1	P12	I/O	BIST1 機能の固定位置。JTAG 使用時は High に設定し、通常動作時は Low に設定します。
GTL_13_AUX4	N12	I/O	GPIO または補助低速 ADC 入力 4。
GTL_14_AUX5	N11	I/O	GPIO または補助低速 ADC 入力 5。
GTL_15_GPIO3	P16	I/O	GPIO。
GTL_17_SPIASDIO	N14	I/O	SPI A シリアルデータ入力 (3 および 4 線式) または出力 (3 線式のみ) の固定位置。
GTL_18_SPIASDO	R16	I/O	4 線式での SPI A シリアルデータ出力の固定位置。
GTR_0_RXGSWAP	G13	I/O	RX ゲインスワップ入力のデフォルト位置。
GTR_1_GPIO1	H12	I/O	GPIO。
GTR_2_SPIB2CLK	J14	I/O	SPI B2 クロックのデフォルトおよび推奨位置。
GTR_3_TXTDD1	H15	I/O	TX TDD1 入力信号のデフォルト位置。
GTR_4_TCLK	H14	I/O	JTAG テストクロックの固定位置。
GTR_5_TDO	F14	I/O	JTAG テストデータ出力の固定位置。
GTR_6_SPIB2_SDIO	H13	I/O	SPI B2 シリアルデータ入力 / 出力のデフォルトおよび推奨位置。
GTR_7_SPIB2SEN	F16	I/O	SPI B2 イネーブル入力のデフォルトおよび推奨位置。
GTR_8_FBTDD1	K14	I/O	FB TDD1 入力信号のデフォルト位置。
GTR_9_SPIB2SDO	J15	I/O	SPI B2 シリアルデータ出力のデフォルトおよび推奨位置 (4 線式)
GTR_10_TMS	G11	I/O	JTAG テストモード選択の固定位置。
GTR_11_SPIB1_SDO	G12	I/O	SPI B1 シリアルデータ出力のデフォルトおよび推奨位置 (4 線式)。
GTR_12_SPIB_SDIO	H11	I/O	SPI B1 シリアルデータ入力 / 出力のデフォルトおよび推奨位置。
GTR_13_TRST	G15	I/O	JTAG テストリセットの固定位置。JTAG ポートを使用しない場合、Low にプルする必要があります。
GTR_14_SPIB1SEN	H16	I/O	SPI B1 イネーブル入力のデフォルトおよび推奨位置。
GTR_15_RESETZ	F15	I/O	リセット機能の固定位置。チップ全体をデフォルトのレジスタ設定にリセットします。
GTR_17_SPIB1CLK	G16	I/O	SPI B1 クロックのデフォルトおよび推奨位置。
GTR_18_TDI	G14	I/O	JTAG テストデータ入力の固定位置。
電源
DVDD	K2、K5、K6、K7、K8、K9、K10、K11、K12、K13、L2、L5、L6、L7、L8、L9、L10、L11、L12、L13	—	0.9V デジタル電源
VDD1P2FB	D14、D15、D16、E15、U14、U15、U16、T15	—	FB ADC 用 1.2V 電源。
VDD1P8FB	C15、C16、V15、V16	—	FB ADC 用 1.8V 電源。
VDD1P8FBCLK	A14、A17、Y17、Y14	—	FB ADC クロック用 1.8V 電源。
VDD1P2PLLCLKREF	K20、K18、L18	—	PLL 用 1.2V 電源。
VDDPLL1P2FBCML	L15	—	FB ADC に PLL クロックを分配するための 1.2V 電源。
VDDPLL1P2RXCML	K15	—	RX ADC にクロックを分配するための 1.2V 電源。
VDD1P8PLL	K16、L16	—	PLL 用 1.8V 電源
VDD1P8PLLVCO	L20	—	内部 PLL および VCO 用 1.8V 電源これは敏感なネットであり、レイアウトには特別な注意が必要です。
VDD1P2RX	A10、A13、E11、E12、E13、E14、F11、F12、F13、R11、R12、R13、T11、T12、T13、T14、Y10、Y13	—	RX ADC 用 1.2V 電源。
VDD1P8RX	C9、C10、C11、D9、D10、D11、E9、E10、F8、F9、F10、R8、R9、R10、T9、T10、U9、U10、U11、V9、V10、V11	—	RX ADC 用 1.8V 電源。
VDD1P8RXCLK	A6、A9、Y6、Y9	—	RX ADC クロック用 1.8V 電源。
VDD1P2TXENC	D17、U17	—	DAC エンコーダ用 1.2V 電源。
VDD1P2TXCLK	A20、D20、U20、Y20	—	DAC クロック用 1.2V 電源。
VDD1P8TX	E20、H20、N20、T20	—	DAC 用 1.8V 電源
VDD1P8TXDAC	G17、H17、N17、P17	—	DAC 用 1.8V 電源
VDD1P8GPIO	H6、N6	—	GPIO 用 1.8V 電源
VDDA1P8	F3、F4、H3、H4、R3、R4、N3、N4	—	SerDes 1.8V のアナログ電源。
VDDT0P9	D3、D4、U3、U4	—	SerDes デジタル 0.9V 電源。
グランド
DGND	J5、J6、J7、J8、J9、J10、J11、J12、M5、M6、M7、M8、M9、M10、M11、M12	—	デジタルコアグランド
VSSGPIO	H5、N5	—	GPIO グランド。
VSSFB	B14、B15、B16、B17、C14、V14、W14、W15、W16、W17	—	FB ADC 電源用グランド。
VSSFBCLK	A18、B18、W18、Y18	—	FB ADC 1.8V クロック電源用グランド。
GND_ESD	D7、D8、J13、M13、U7、U8	—	ESD 保護回路用グランド。
VSSRX	B7、B8、B10、B11、B12、C12、D12、B13、C13、D13、W7、W8、W10、W11、W13、U12、V12、W12、U13、V13	—	RX ADC 用グランド。
VSSRXCLK	A5、B5、B6、B9、C7、C8、W5、W6、W9、Y5、V7、V8	—	RX ADC クロック用グランド。
VSSTX	B19、C17、C18、C19、D18、E18、E19、F17、F18、F19、G18、G19、H18、H19、J20、M20、N18、N19、P18、P19、R17、R18、R19、T18、T19、U18、V17、V18、V19、W19	—	TX DAC 用グランド。
VSSTXENC	E16、E17、T16、T17	—	TX DAC エンコーダ用グランド。
VSSTXCLK	A19、D19、U19、Y19	—	TX DAC クロック用グランド。
VSSPLL	M19	—	PLL 用グランド。
VSSPLLFBCML	J16、M16	—	FB ADC クロック用グランド。
VSSPLLCLKREF	J18、M18	—	CLKREF PLL 用グランド。
VSSPLLRXCML	J17、M17	—	RX ADC クロック用グランド。
VSST	A1、A4、B2、B3、B4、C2、D1、D2、E2、F2、G1、G2、H2、J2、K1、K4、L1、L4、M2、N2、P1、P2、R2、T2、U1、U2、V2、W2、W3、W4、Y1、Y4	—	SerDes グランド。
その他
IFORCE	G5	—	テキサス・インスツルメンツ専用に予約済み。接続しないでください。
PLL_LDOUT	J19	—	100nF のコンデンサを GND に接続
SerDes_AMUX1	K3	—	SerDes レーン 1～4 のアナログテストピン。フローティングのままにできます。
SerDes_AMUX2	L3	—	SerDes レーン 5～8 のアナログテストピン。フローティングのままにできます。
VSENSE	P5	—	プロセステスト：電圧検出 ( テキサス・インスツルメンツ専用)。接続しないでください。

(1) 信号タイプ：I = 入力、O = 出力、I/O = 入力または出力。