JAJSQZ4C March   2023  – January 2025 AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 端子構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
      1.      11
      2.      12
    3. 5.3 信号の説明
      1.      14
      2. 5.3.1  CPSW3G
        1. 5.3.1.1 メイン ドメイン
          1.        17
          2.        18
          3.        19
          4.        20
      3. 5.3.2  CPTS
        1. 5.3.2.1 メイン ドメイン
          1.        23
      4. 5.3.3  CSI-2
        1. 5.3.3.1 メイン ドメイン
          1.        26
      5. 5.3.4  DDRSS
        1. 5.3.4.1 メイン ドメイン
          1.        29
      6. 5.3.5  DSS
        1. 5.3.5.1 メイン ドメイン
          1.        32
      7. 5.3.6  ECAP
        1. 5.3.6.1 メイン ドメイン
          1.        35
          2.        36
          3.        37
      8. 5.3.7  エミュレーションおよびデバッグ
        1. 5.3.7.1 メイン ドメイン
          1.        40
        2. 5.3.7.2 MCU ドメイン
          1.        42
      9. 5.3.8  EPWM
        1. 5.3.8.1 メイン ドメイン
          1.        45
          2.        46
          3.        47
          4.        48
      10. 5.3.9  EQEP
        1. 5.3.9.1 メイン ドメイン
          1.        51
          2.        52
          3.        53
      11. 5.3.10 GPIO
        1. 5.3.10.1 メイン ドメイン
          1.        56
          2.        57
        2. 5.3.10.2 MCU ドメイン
          1.        59
      12. 5.3.11 GPMC
        1. 5.3.11.1 メイン ドメイン
          1.        62
      13. 5.3.12 I2C
        1. 5.3.12.1 メイン ドメイン
          1.        65
          2.        66
          3.        67
          4.        68
        2. 5.3.12.2 MCU ドメイン
          1.        70
        3. 5.3.12.3 WKUP ドメイン
          1.        72
      14. 5.3.13 MCAN
        1. 5.3.13.1 メイン ドメイン
          1.        75
        2. 5.3.13.2 MCU ドメイン
          1.        77
          2.        78
      15. 5.3.14 MCASP
        1. 5.3.14.1 メイン ドメイン
          1.        81
          2.        82
          3.        83
      16. 5.3.15 MCSPI
        1. 5.3.15.1 メイン ドメイン
          1.        86
          2.        87
          3.        88
        2. 5.3.15.2 MCU ドメイン
          1.        90
          2.        91
      17. 5.3.16 MDIO
        1. 5.3.16.1 メイン ドメイン
          1.        94
      18. 5.3.17 MMC
        1. 5.3.17.1 メイン ドメイン
          1.        97
          2.        98
          3.        99
      19. 5.3.18 OSPI
        1. 5.3.18.1 メイン ドメイン
          1.        102
      20. 5.3.19 電源
        1.       104
      21. 5.3.20 予約済み
        1.       106
      22. 5.3.21 システム、その他
        1. 5.3.21.1 ブート モードの構成
          1. 5.3.21.1.1 メイン ドメイン
            1.         110
        2. 5.3.21.2 クロック
          1. 5.3.21.2.1 MCU ドメイン
            1.         113
          2. 5.3.21.2.2 WKUP ドメイン
            1.         115
        3. 5.3.21.3 システム
          1. 5.3.21.3.1 メイン ドメイン
            1.         118
          2. 5.3.21.3.2 MCU ドメイン
            1.         120
          3. 5.3.21.3.3 WKUP ドメイン
            1.         122
        4. 5.3.21.4 VMON
          1.        124
      23. 5.3.22 TIMER
        1. 5.3.22.1 メイン ドメイン
          1.        127
        2. 5.3.22.2 MCU ドメイン
          1.        129
        3. 5.3.22.3 WKUP ドメイン
          1.        131
      24. 5.3.23 UART
        1. 5.3.23.1 メイン ドメイン
          1.        134
          2.        135
          3.        136
          4.        137
          5.        138
          6.        139
          7.        140
        2. 5.3.23.2 MCU ドメイン
          1.        142
        3. 5.3.23.3 WKUP ドメイン
          1.        144
      25. 5.3.24 USB
        1. 5.3.24.1 メイン ドメイン
          1.        147
          2.        148
    4. 5.4 ピン接続要件
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  AEC-Q100 未認定デバイスの ESD 定格
    3. 6.3  AEC-Q100 認定デバイスの ESD 定格
    4. 6.4  電源投入時間 (POH)
    5. 6.5  推奨動作条件
    6. 6.6  動作性能ポイント
    7. 6.7  消費電力の概略
    8. 6.8  電気的特性
      1. 6.8.1 I2C オープン ドレインおよびフェイルセーフ (I2C OD FS) の電気的特性
      2. 6.8.2 フェイルセーフ リセット (FS RESET) の電気的特性
      3. 6.8.3 高周波発振器 (HFOSC) の電気的特性
      4. 6.8.4 低周波数発振器 (LFXOSC) の電気的特性
      5. 6.8.5 SDIO の電気的特性
      6. 6.8.6 LVCMOS の電気的特性
      7. 6.8.7 CSI-2 (D-PHY) の電気的特性
      8. 6.8.8 USB2PHY の電気的特性
      9. 6.8.9 DDR の電気的特性
    9. 6.9  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 6.9.1 OTP eFuse プログラミングの推奨動作条件
      2. 6.9.2 ハードウェア要件
      3. 6.9.3 プログラミング シーケンス
      4. 6.9.4 ハードウェア保証への影響
    10. 6.10 熱抵抗特性
      1. 6.10.1 AMB および ANF パッケージの熱抵抗特性
    11. 6.11 温度センサの特性
    12. 6.12 タイミングおよびスイッチング特性
      1. 6.12.1 タイミング パラメータおよび情報
      2. 6.12.2 電源要件
        1. 6.12.2.1 電源スルーレートの要件
        2. 6.12.2.2 電源シーケンス
          1. 6.12.2.2.1 パワーアップ シーケンシング
          2. 6.12.2.2.2 パワーダウン シーケンス
          3. 6.12.2.2.3 部分 IO 電源シーケンス
      3. 6.12.3 システムのタイミング
        1. 6.12.3.1 リセット タイミング
        2. 6.12.3.2 エラー信号タイミング
        3. 6.12.3.3 クロックのタイミング
      4. 6.12.4 クロック仕様
        1. 6.12.4.1 入力クロック / 発振器
          1. 6.12.4.1.1 MCU_OSC0 内部発振器クロック ソース
            1. 6.12.4.1.1.1 負荷容量
            2. 6.12.4.1.1.2 シャント容量
          2. 6.12.4.1.2 MCU_OSC0 LVCMOS デジタル クロック ソース
          3. 6.12.4.1.3 WKUP_LFOSC0 内部発振器クロック ソース
          4. 6.12.4.1.4 WKUP_LFOSC0 LVCMOS デジタル クロック ソース
          5. 6.12.4.1.5 WKUP_LFOSC0 を使用しない場合
        2. 6.12.4.2 出力クロック
        3. 6.12.4.3 PLL
        4. 6.12.4.4 クロックおよび制御信号の遷移に関する推奨システム上の注意事項
      5. 6.12.5 ペリフェラル
        1. 6.12.5.1  CPSW3G
          1. 6.12.5.1.1 CPSW3G MDIO のタイミング
          2. 6.12.5.1.2 CPSW3G RMII のタイミング
          3. 6.12.5.1.3 CPSW3G RGMII のタイミング
        2. 6.12.5.2  CPTS
        3. 6.12.5.3  CSI-2
        4. 6.12.5.4  DDRSS
        5. 6.12.5.5  DSS
        6. 6.12.5.6  ECAP
        7. 6.12.5.7  エミュレーションおよびデバッグ
          1. 6.12.5.7.1 トレース
          2. 6.12.5.7.2 JTAG
        8. 6.12.5.8  EPWM
        9. 6.12.5.9  EQEP
        10. 6.12.5.10 GPIO
        11. 6.12.5.11 GPMC
          1. 6.12.5.11.1 GPMC および NOR フラッシュ — 同期モード
          2. 6.12.5.11.2 GPMC および NOR フラッシュ — 非同期モード
          3. 6.12.5.11.3 GPMC および NAND フラッシュ — 非同期モード
        12. 6.12.5.12 I2C
        13. 6.12.5.13 MCAN
        14. 6.12.5.14 MCASP
        15. 6.12.5.15 MCSPI
          1. 6.12.5.15.1 MCSPI — コントローラ モード
          2. 6.12.5.15.2 MCSPI — ペリフェラル モード
        16. 6.12.5.16 MMCSD
          1. 6.12.5.16.1 MMC0 - eMMC/SD/ SDIO インターフェイス
            1. 6.12.5.16.1.1  レガシー SDR モード
            2. 6.12.5.16.1.2  高速 SDR モード
            3. 6.12.5.16.1.3  高速 DDR モード
            4. 6.12.5.16.1.4  HS200 モード
            5. 6.12.5.16.1.5  デフォルト速度モード
            6. 6.12.5.16.1.6  高速モード
            7. 6.12.5.16.1.7  UHS–I SDR12 モード
            8. 6.12.5.16.1.8  UHS–I SDR25 モード
            9. 6.12.5.16.1.9  UHS–I SDR50 モード
            10. 6.12.5.16.1.10 UHS–I DDR50 モード
            11. 6.12.5.16.1.11 UHS–I SDR104 モード
          2. 6.12.5.16.2 MMC1/MMC2 - SD/SDIO インターフェイス
            1. 6.12.5.16.2.1 デフォルト速度モード
            2. 6.12.5.16.2.2 高速モード
            3. 6.12.5.16.2.3 UHS–I SDR12 モード
            4. 6.12.5.16.2.4 UHS–I SDR25 モード
            5. 6.12.5.16.2.5 UHS–I SDR50 モード
            6. 6.12.5.16.2.6 UHS–I DDR50 モード
            7. 6.12.5.16.2.7 UHS–I SDR104 モード
        17. 6.12.5.17 OSPI
          1. 6.12.5.17.1 OSPI0 PHY モード
            1. 6.12.5.17.1.1 PHY データ トレーニング付き OSPI0
            2. 6.12.5.17.1.2 データ トレーニングなし OSPI0
              1. 6.12.5.17.1.2.1 OSPI0 PHY SDR のタイミング
              2. 6.12.5.17.1.2.2 OSPI0 PHY DDR のタイミング
          2. 6.12.5.17.2 OSPI0 タップ モード
            1. 6.12.5.17.2.1 OSPI0 タップ SDR のタイミング
            2. 6.12.5.17.2.2 OSPI0 タップ DDR のタイミング
        18. 6.12.5.18 タイマ
        19. 6.12.5.19 UART
        20. 6.12.5.20 USB
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 プロセッサ サブシステム
      1. 7.2.1 Arm Cortex-A53 サブシステム
      2. 7.2.2 デバイス / パワー マネージャ
      3. 7.2.3 MCU Arm Cortex-R5F サブシステム
    3. 7.3 アクセラレータとコプロセッサ
      1. 7.3.1 C7xV-256 ディープ ラーニング アクセラレータ
      2. 7.3.2 ビジョン前処理アクセラレータ
      3. 7.3.3 JPEG エンコーダ
      4. 7.3.4 ビデオ アクセラレータ
    4. 7.4 その他のサブシステム
      1. 7.4.1 デュアル クロック コンパレータ (DCC)
      2. 7.4.2 データ移動サブシステム (DMSS：Data Movement Subsystem)
      3. 7.4.3 メモリの巡回冗長性検査(MCRC)
      4. 7.4.4 ペリフェラル DMA コントローラ (PDMA)
      5. 7.4.5 リアルタイム クロック (RTC)
    5. 7.5 ペリフェラル
      1. 7.5.1  ギガビット イーサネット スイッチ (CPSW3G)
      2. 7.5.2  カメラ シリアル インターフェイス レシーバ (CSI_RX_IF)
      3. 7.5.3  ディスプレイ サブシステム (DSS)
      4. 7.5.4  拡張キャプチャ (ECAP)
      5. 7.5.5  エラー特定モジュール (ELM)
      6. 7.5.6  拡張パルス幅変調 (EPWM)
      7. 7.5.7  エラー通知モジュール(ESM)
      8. 7.5.8  拡張直交エンコーダ パルス (eQEP)
      9. 7.5.9  汎用インターフェイス (GPIO)
      10. 7.5.10 汎用メモリ コントローラ (GPMC)
      11. 7.5.11 グローバル時間ベース カウンタ (GTC)
      12. 7.5.12 I2C (Inter-Integrated Circuit)
      13. 7.5.13 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
      14. 7.5.14 マルチチャネル オーディオ シリアル ポート (MCASP)
      15. 7.5.15 マルチチャネル シリアル ペリフェラル インターフェイス (MCSPI)
      16. 7.5.16 マルチメディア カード セキュア デジタル (MMCSD)
      17. 7.5.17 オクタル シリアル ペリフェラル インターフェイス (OSPI)
      18. 7.5.18 タイマ
      19. 7.5.19 UART (ユニバーサル非同期レシーバ / トランスミッタ)
      20. 7.5.20 ユニバーサル シリアル バス サブシステム (USBSS)
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 デバイスの接続およびレイアウトの基礎
      1. 8.1.1 電源
        1. 8.1.1.1 電源の設計
        2. 8.1.1.2 電源供給回路の実装ガイド
      2. 8.1.2 外部発振器
      3. 8.1.3 JTAG、EMU、およびトレース
      4. 8.1.4 未使用のピン
    2. 8.2 ペリフェラルおよびインターフェイス固有の設計情報
      1. 8.2.1 DDR 基板の設計およびレイアウトのガイドライン
      2. 8.2.2 OSPI/QSPI/SPI 基板の設計およびレイアウトのガイドライン
        1. 8.2.2.1 ループバックなし、内部 PHY ループバックおよび内部パッド ループバック
        2. 8.2.2.2 外部ボードのループバック
        3. 8.2.2.3 DQS (オクタル SPI デバイスでのみ使用可能)
      3. 8.2.3 USB VBUS 設計ガイドライン
      4. 8.2.4 システム電源監視設計ガイドライン
      5. 8.2.5 高速差動信号のルーティング ガイド
      6. 8.2.6 熱ソリューション ガイダンス
    3. 8.3 クロック配線のガイドライン
      1. 8.3.1 発振器の配線
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
      1. 9.1.1 標準パッケージの記号化
      2. 9.1.2 デバイスの命名規則
    2. 9.2 ツールとソフトウェア
    3. 9.3 ドキュメントのサポート
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • ANF|484
  • AMB|484
サーマルパッド・メカニカル・データ
発注情報
表 5-25 GPMC0 信号の説明
信号名 [1]ピンの種類 [2]説明 [3]AMB ピン [4]ANF ピン [4]
GPMC0_ADVn_ALEOGPMC アドレス有効 (アクティブ Low) またはアドレス ラッチ イネーブルL18L18
GPMC0_CLKOGPMC クロックN22N22
GPMC0_DIROGPMC データ バス信号方向制御K18K18
GPMC0_FCLK_MUXOGPMC 機能クロック出力N22N22
GPMC0_OEn_REnOGPMC 出力イネーブル (アクティブ Low) または読み出しイネーブル (アクティブ Low)L17L17
GPMC0_WEnOGPMC 書き込みイネーブル (アクティブ Low)K19K19
GPMC0_WPnOGPMC フラッシュ書き込み保護 (アクティブ Low)K17K17
GPMC0_A0OZGPMC アドレス 0 出力。8 ビット データ非多重化メモリを効果的にアドレス指定するためにのみ使用されます。U22U22
GPMC0_A1OZGPMC アドレス 1 (A/D 非多重化モード) およびアドレス 17 (A/D 多重化モード) 出力U21U21
GPMC0_A2OZGPMC アドレス 2 (A/D 非多重化モード) およびアドレス 18 (A/D 多重化モード) 出力U20U20
GPMC0_A3OZGPMC アドレス 3 (A/D 非多重化モード) およびアドレス 19 (A/D 多重化モード) 出力U19U19
GPMC0_A4OZGPMC アドレス 4 (A/D 非多重化モード) およびアドレス 20 (A/D 多重化モード) 出力T19T19
GPMC0_A5OZGPMC アドレス 5 (A/D 非多重化モード) およびアドレス 21 (A/D 多重化モード) 出力U18U18
GPMC0_A6OZGPMC アドレス 6 (A/D 非多重化モード) およびアドレス 22 (A/D 多重化モード) 出力V22V22
GPMC0_A7OZGPMC アドレス 7 (A/D 非多重化モード) およびアドレス 23 (A/D 多重化モード) 出力V21V21
GPMC0_A8OZGPMC アドレス 8 (A/D 非多重化モード) およびアドレス 24 (A/D 多重化モード) 出力V19V19
GPMC0_A9OZGPMC アドレス 9 (A/D 非多重化モード) およびアドレス 25 (A/D 多重化モード) 出力V18V18
GPMC0_A10OZGPMC アドレス 10 (A/D 非多重化モード) およびアドレス 26 (A/D 多重化モード) 出力W22W22
GPMC0_A11OZGPMC アドレス 11 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)W21W21
GPMC0_A12OZGPMC アドレス 12 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)W20W20
GPMC0_A13OZGPMC アドレス 13 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)W19W19
GPMC0_A14OZGPMC アドレス 14 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)Y21Y21
GPMC0_A15OZGPMC アドレス 15 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)Y22Y22
GPMC0_A16OZGPMC アドレス 16 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)T18T18
GPMC0_A17OZGPMC アドレス 17 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)U17U17
GPMC0_A18OZGPMC アドレス 18 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)V17V17
GPMC0_A19OZGPMC アドレス 19 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AA22AA22
GPMC0_A20OZGPMC アドレス 20 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)M20M20
GPMC0_A21OZGPMC アドレス 21 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)R17R17
GPMC0_A22OZGPMC アドレス 22 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)K17K17
GPMC0_AD0IOGPMC データ 0 入出力 (A/D 非多重化モード) および追加アドレス 1 出力 (A/D 多重化モード)N21N21
GPMC0_AD1IOGPMC データ 1 入出力 (A/D 非多重化モード) および追加アドレス 2 出力 (A/D 多重化モード)N20N20
GPMC0_AD2IOGPMC データ 2 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)N19N19
GPMC0_AD3IOGPMC データ 3 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)N18N18
GPMC0_AD4IOGPMC データ 4 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)N17N17
GPMC0_AD5IOGPMC データ 5 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)P18P18
GPMC0_AD6IOGPMC データ 6 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)P19P19
GPMC0_AD7IOGPMC データ 7 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)P21P21
GPMC0_AD8IOGPMC データ 8 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)P22P22
GPMC0_AD9IOGPMC データ 9 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)R19R19
GPMC0_AD10IOGPMC データ 10 入出力 (A/D 非多重化モード) および追加アドレス 11 出力 (A/D 多重化モード)R20R20
GPMC0_AD11IOGPMC データ 11 入出力 (A/D 非多重化モード) および追加アドレス 12 出力 (A/D 多重化モード)R22R22
GPMC0_AD12IOGPMC データ 12 入出力 (A/D 非多重化モード) および追加アドレス 13 出力 (A/D 多重化モード)T22T22
GPMC0_AD13IOGPMC データ 13 入出力 (A/D 非多重化モード) および追加アドレス 14 出力 (A/D 多重化モード)R21R21
GPMC0_AD14IOGPMC データ 14 入出力 (A/D 非多重化モード) および追加アドレス 15 出力 (A/D 多重化モード)T20T20
GPMC0_AD15IOGPMC データ 15 入出力 (A/D 非多重化モード) および追加アドレス 16 出力 (A/D 多重化モード)T21T21
GPMC0_BE0n_CLEOGPMC 下位バイト イネーブル (アクティブ Low) またはコマンド ラッチ イネーブルL19L19
GPMC0_BE1nOGPMC 上位バイト イネーブル (アクティブ Low)M18M18
GPMC0_CSn0OGPMC チップ セレクト 0 (アクティブ Low)M19M19
GPMC0_CSn1OGPMC チップ セレクト 1 (アクティブ Low)M21M21
GPMC0_CSn2OGPMC チップ セレクト 2 (アクティブ Low)M22M22
GPMC0_CSn3OGPMC チップ セレクト 3 (アクティブ Low)M20M20
GPMC0_WAIT0IGPMC ウェイト外部表示R18R18
GPMC0_WAIT1IGPMC ウェイト外部表示R17R17