AM62A7-Q1

アクティブ

製品詳細

CPU 2 Arm Cortex-A53, 4 Arm Cortex-A53 Frequency (MHz) 1400 Coprocessors 1 Arm Cortex-R5F Display type MIPI DPI Protocols Ethernet, TSN Hardware accelerators Deep learning accelerator, Video decode accelerator, Video encode accelerator, Vision processing accelerator Features Vision Analytics Operating system Linux, RTOS Security Secure boot TI functional safety category Functional Safety-Compliant Rating Automotive Operating temperature range (°C) -40 to 125 Edge AI enabled No
CPU 2 Arm Cortex-A53, 4 Arm Cortex-A53 Frequency (MHz) 1400 Coprocessors 1 Arm Cortex-R5F Display type MIPI DPI Protocols Ethernet, TSN Hardware accelerators Deep learning accelerator, Video decode accelerator, Video encode accelerator, Vision processing accelerator Features Vision Analytics Operating system Linux, RTOS Security Secure boot TI functional safety category Functional Safety-Compliant Rating Automotive Operating temperature range (°C) -40 to 125 Edge AI enabled No
FCCSP (ANF) 484 324 mm² (18 mm × 18 mm) FCBGA (AMB) 484 324 mm² (18 mm × 18 mm)

Processor Cores:

  • Up to Quad 64-bit Arm Cortex-A53 microprocessor subsystem at up to 1.4GHz
    • Quad-core Cortex-A53 cluster with 512KB L2 shared cache with SECDED ECC
    • Each A53 core has 32KB L1 DCache with SECDED ECC and 32KB L1 ICache with Parity protection
  • Single-core Arm Cortex-R5F at up to 800MHz, integrated as part of MCU Channel with FFI
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
    • 512KB SRAM with SECDED ECC
  • Single-core Arm Cortex-R5F at up to 800MHz, integrated to support Device Management
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
  • Neural Processing Unit based on Single-core C7™ DSP
    • Floating point, 256-bit Vector C7™ DSP, up to 40 GFLOPS at 1.0GHz
    • Matrix Multiply Accelerator (MMA), up to 2TOPS (8b) at 1.0GHz
    • 64KB L1 DCache with SECDED ECC and 32KB L1 ICache with Parity protection
    • 1.25MB of L2 SRAM with SECDED ECC
  • Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators:
    • 315MPixel/s ISP; Up to 5MP @ 60fps
    • Support for 12-bit RGB-IR
    • Support for up to 16-bit input RAW format
    • Line support up to 4096
    • Wide Dynamic Range (WDR), Lens Distortion Correction (LDC), Vision Imaging Subsystem (VISS), and Multi-Scalar (MSC) support
      • Output color format : 8-bits, 12-bits, and YUV 4:2:2, YUV 4:2:0, RGB, HSV/HSL

Multimedia:

  • Display subsystem
    • Single display support
    • Up to 1920x1080 @ 60fps
    • Up to 165 MHz pixel clock support with independent PLL
    • DPI 24-bit RGB parallel interface
    • Supports safety features such as freeze frame detection and MISR data check
  • One Camera Serial interface (CSI-2) Receiver with 4-Lane D-PHY
    • MIPI CSI-2 v1.3 Compliant + MIPI D-PHY 1.2
    • Support for 1,2,3 or 4 data lane mode up to 2.5Gbps per lane
    • ECC verification/correction with CRC check + ECC on RAM
    • Virtual Channel support (up to 16)
    • Ability to write stream data directly to DDR via DMA
  • Video Encoder/Decoder
    • Support for HEVC (H.265) Main profiles at Level 5.1 High-tier
    • Support for H.264 BaseLine/Main/High Profiles at Level 5.2
    • Support for up to 4K UHD resolution (3840 × 2160)
      • Clocking options supporting 240MPixels/s, 120MPixels/s, or 60MPixels/s
  • Motion JPEG encode at 416MPixels/s withresolutions up to 4K UHD (3840 × 2160)

Memory Subsystem:

  • Up to 2.29MB of On-chip RAM
    • 64KB of On-Chip RAM (OCRAM) with SECDED ECC, can be divided into smaller banks in increments of 32KB for as many as 2 separate memory banks
    • 256KB of On-Chip RAM with SECDED ECC in SMS Subsystem
    • 176KB of On-Chip RAM with SECDED ECC in SMS Subsystem for TI security firmware
    • 512KB of On-chip RAM with SECDED ECC in Cortex-R5F MCU Subsystem
    • 64KB of On-chip RAM with SECDED ECC in Device/Power Manager Subsystem
    • 1.25MB of L2 SRAM with SECDED ECC in Neural Processing Unit
  • DDR Subsystem (DDRSS)
    • Supports LPDDR4
    • 32-bit data bus with inline ECC
    • Supports speeds up to 3733MT/s
    • Max addressable range of 8GBytes

Functional Safety:

  • Functional Safety-Compliant targeted [Automotive]
    • Developed for functional safety applications
    • Documentation will be available to aid ISO 26262 functional safety system design
    • Systematic capability up to ASIL D targeted
    • Hardware integrity up to ASIL B targeted
    • Safety-related certification
      • ISO 26262 by TÜV SÜD planned
  • AEC - Q100 qualified [Automotive]

Security:

  • Secure boot supported
    • Hardware-enforced Root-of-Trust (RoT)
    • Support to switch RoT via backup key
    • Support for takeover protection, IP protection, and anti-roll back protection
  • Trusted Execution Environment (TEE) supported
    • Arm TrustZone based TEE
    • Extensive firewall support for isolation
    • Secure watchdog/timer/IPC
    • Secure storage support
    • Replay Protected Memory Block (RPMB) support
  • Dedicated Security Controller with user programmable HSM core and dedicated security DMA & IPC subsystem for isolated processing
  • Cryptographic acceleration supported
    • Session-aware cryptographic engine with ability to auto-switch key-material based on incoming data stream
      • Supports cryptographic cores
    • AES – 128-/192-/256-Bit key sizes
    • SHA2 – 224-/256-/384-/512-Bit key sizes
    • DRBG with true random number generator
    • PKA (Public Key Accelerator) to Assist in RSA/ECC processing for secure boot
  • Debugging security
    • Secure software controlled debug access
    • Security aware debugging

High-Speed Interfaces:

  • Integrated Ethernet switch supporting (total 2 external ports)
    • RMII(10/100) or RGMII (10/100/1000)
    • IEEE1588 (Annex D, Annex E, Annex F with 802.1AS PTP)
    • Clause 45 MDIO PHY management
    • Packet Classifier based on ALE engine with 512 classifiers
    • Priority based flow control
    • Time Sensitive Networking (TSN) support
    • Four CPU H/W interrupt Pacing
    • IP/UDP/TCP checksum offload in hardware
  • Two USB2.0 Ports
    • Port configurable as USB host, USB peripheral, or USB Dual-Role Device (DRD mode)
    • Integrated USB VBUS detection

General Connectivity:

  • 9x Universal Asynchronous Receiver-Transmitters (UART)
  • 5x Serial Peripheral Interface (SPI) controllers
  • 6x Inter-Integrated Circuit (I2C) ports
  • 3x Multichannel Audio Serial Ports (McASP)
    • Transmit and Receive Clocks up to 50MHz
    • Up to 4/6/16 Serial Data Pins across 3x McASP with Independent TX and RX Clocks
    • Supports Time Division Multiplexing (TDM), Inter-IC Sound (I2S), and Similar Formats
    • Supports Digital Audio Interface Transmission (SPDIF, IEC60958-1, and AES-3 Formats)
    • FIFO Buffers for Transmit and Receive (256 Bytes)
    • Support for audio reference output clock
  • 3x enhanced PWM modules (ePWM)
  • 3x enhanced Quadrature Encoder Pulse modules (eQEP)
  • 3x enhanced Capture modules (eCAP)
  • General-Purpose I/O (GPIO), All LVCMOS I/O can be configured as GPIO
  • 3x Controller Area Network (CAN) modules with CAN-FD support
    • Conforms w/ CAN Protocol 2.0 A, B and ISO 11898-1
    • Full CAN FD support (up to 64 data bytes)
    • Parity/ECC check for Message RAM
    • Speed up to 8Mbps

Media and Data Storage:

  • 3x Multi-Media Card/Secure Digital (MMC/SD/SDIO) interface
    • 1x 8-bit eMMC interface up to HS200 speed
    • 2x 4-bit SD/SDIO interface up to UHS-I
    • Compliant with eMMC 5.1, SD 3.0, and SDIO Version 3.0
  • 1× General-Purpose Memory Controller (GPMC) up to 133MHz
    • Flexible 8- and 16-bit Asynchronous Memory Interface with up to four Chip (22-bit address) Selects (NAND, NOR, Muxed-NOR, and SRAM)
    • Uses BCH code to support 4-, 8-, or 16-bit ECC
    • Uses Hamming code to support 1-bit ECC
    • Error Locator Module (ELM)
      • Used with the GPMC to locate addresses of data errors from syndrome polynomials generated using a BCH algorithm
      • Supports 4-, 8-, and 16-bit per 512-Byte block error location based on BCH algorithms
  • OSPI/QSPI with DDR / SDR support
    • Support for Serial NAND and Serial NOR Flash devices
    • 4GBytes memory address support
    • XIP mode with optional on-the-fly encryption

Power Management:

  • Low-power modes supported by Device/Power Manager
    • Partial IO support for CAN/GPIO/UART wakeup
    • DeepSleep : I/O + DDR (suspend to RAM)
    • DeepSleep
    • MCU Only
    • Standby
    • Dynamic frequency scaling for Cortex-A53

Boot Options:

  • UART
  • I2C EEPROM
  • OSPI/QSPI Flash
  • GPMC NOR/NAND Flash
  • Serial NAND Flash
  • SD Card
  • eMMC
  • USB (host) boot from Mass Storage device
  • USB (device) boot from external host (DFU mode)
  • Ethernet

Technology / Package:

  • 16-nm FinFET technology
  • 18mm x 18mm, 0.8mm pitch full-array, 484-pin FCBGA (AMB)
  • 18mm x 18mm, 0.8mm pitch full-array, 484-pin FCCSP (ANF)

Processor Cores:

  • Up to Quad 64-bit Arm Cortex-A53 microprocessor subsystem at up to 1.4GHz
    • Quad-core Cortex-A53 cluster with 512KB L2 shared cache with SECDED ECC
    • Each A53 core has 32KB L1 DCache with SECDED ECC and 32KB L1 ICache with Parity protection
  • Single-core Arm Cortex-R5F at up to 800MHz, integrated as part of MCU Channel with FFI
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
    • 512KB SRAM with SECDED ECC
  • Single-core Arm Cortex-R5F at up to 800MHz, integrated to support Device Management
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
  • Neural Processing Unit based on Single-core C7™ DSP
    • Floating point, 256-bit Vector C7™ DSP, up to 40 GFLOPS at 1.0GHz
    • Matrix Multiply Accelerator (MMA), up to 2TOPS (8b) at 1.0GHz
    • 64KB L1 DCache with SECDED ECC and 32KB L1 ICache with Parity protection
    • 1.25MB of L2 SRAM with SECDED ECC
  • Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators:
    • 315MPixel/s ISP; Up to 5MP @ 60fps
    • Support for 12-bit RGB-IR
    • Support for up to 16-bit input RAW format
    • Line support up to 4096
    • Wide Dynamic Range (WDR), Lens Distortion Correction (LDC), Vision Imaging Subsystem (VISS), and Multi-Scalar (MSC) support
      • Output color format : 8-bits, 12-bits, and YUV 4:2:2, YUV 4:2:0, RGB, HSV/HSL

Multimedia:

  • Display subsystem
    • Single display support
    • Up to 1920x1080 @ 60fps
    • Up to 165 MHz pixel clock support with independent PLL
    • DPI 24-bit RGB parallel interface
    • Supports safety features such as freeze frame detection and MISR data check
  • One Camera Serial interface (CSI-2) Receiver with 4-Lane D-PHY
    • MIPI CSI-2 v1.3 Compliant + MIPI D-PHY 1.2
    • Support for 1,2,3 or 4 data lane mode up to 2.5Gbps per lane
    • ECC verification/correction with CRC check + ECC on RAM
    • Virtual Channel support (up to 16)
    • Ability to write stream data directly to DDR via DMA
  • Video Encoder/Decoder
    • Support for HEVC (H.265) Main profiles at Level 5.1 High-tier
    • Support for H.264 BaseLine/Main/High Profiles at Level 5.2
    • Support for up to 4K UHD resolution (3840 × 2160)
      • Clocking options supporting 240MPixels/s, 120MPixels/s, or 60MPixels/s
  • Motion JPEG encode at 416MPixels/s withresolutions up to 4K UHD (3840 × 2160)

Memory Subsystem:

  • Up to 2.29MB of On-chip RAM
    • 64KB of On-Chip RAM (OCRAM) with SECDED ECC, can be divided into smaller banks in increments of 32KB for as many as 2 separate memory banks
    • 256KB of On-Chip RAM with SECDED ECC in SMS Subsystem
    • 176KB of On-Chip RAM with SECDED ECC in SMS Subsystem for TI security firmware
    • 512KB of On-chip RAM with SECDED ECC in Cortex-R5F MCU Subsystem
    • 64KB of On-chip RAM with SECDED ECC in Device/Power Manager Subsystem
    • 1.25MB of L2 SRAM with SECDED ECC in Neural Processing Unit
  • DDR Subsystem (DDRSS)
    • Supports LPDDR4
    • 32-bit data bus with inline ECC
    • Supports speeds up to 3733MT/s
    • Max addressable range of 8GBytes

Functional Safety:

  • Functional Safety-Compliant targeted [Automotive]
    • Developed for functional safety applications
    • Documentation will be available to aid ISO 26262 functional safety system design
    • Systematic capability up to ASIL D targeted
    • Hardware integrity up to ASIL B targeted
    • Safety-related certification
      • ISO 26262 by TÜV SÜD planned
  • AEC - Q100 qualified [Automotive]

Security:

  • Secure boot supported
    • Hardware-enforced Root-of-Trust (RoT)
    • Support to switch RoT via backup key
    • Support for takeover protection, IP protection, and anti-roll back protection
  • Trusted Execution Environment (TEE) supported
    • Arm TrustZone based TEE
    • Extensive firewall support for isolation
    • Secure watchdog/timer/IPC
    • Secure storage support
    • Replay Protected Memory Block (RPMB) support
  • Dedicated Security Controller with user programmable HSM core and dedicated security DMA & IPC subsystem for isolated processing
  • Cryptographic acceleration supported
    • Session-aware cryptographic engine with ability to auto-switch key-material based on incoming data stream
      • Supports cryptographic cores
    • AES – 128-/192-/256-Bit key sizes
    • SHA2 – 224-/256-/384-/512-Bit key sizes
    • DRBG with true random number generator
    • PKA (Public Key Accelerator) to Assist in RSA/ECC processing for secure boot
  • Debugging security
    • Secure software controlled debug access
    • Security aware debugging

High-Speed Interfaces:

  • Integrated Ethernet switch supporting (total 2 external ports)
    • RMII(10/100) or RGMII (10/100/1000)
    • IEEE1588 (Annex D, Annex E, Annex F with 802.1AS PTP)
    • Clause 45 MDIO PHY management
    • Packet Classifier based on ALE engine with 512 classifiers
    • Priority based flow control
    • Time Sensitive Networking (TSN) support
    • Four CPU H/W interrupt Pacing
    • IP/UDP/TCP checksum offload in hardware
  • Two USB2.0 Ports
    • Port configurable as USB host, USB peripheral, or USB Dual-Role Device (DRD mode)
    • Integrated USB VBUS detection

General Connectivity:

  • 9x Universal Asynchronous Receiver-Transmitters (UART)
  • 5x Serial Peripheral Interface (SPI) controllers
  • 6x Inter-Integrated Circuit (I2C) ports
  • 3x Multichannel Audio Serial Ports (McASP)
    • Transmit and Receive Clocks up to 50MHz
    • Up to 4/6/16 Serial Data Pins across 3x McASP with Independent TX and RX Clocks
    • Supports Time Division Multiplexing (TDM), Inter-IC Sound (I2S), and Similar Formats
    • Supports Digital Audio Interface Transmission (SPDIF, IEC60958-1, and AES-3 Formats)
    • FIFO Buffers for Transmit and Receive (256 Bytes)
    • Support for audio reference output clock
  • 3x enhanced PWM modules (ePWM)
  • 3x enhanced Quadrature Encoder Pulse modules (eQEP)
  • 3x enhanced Capture modules (eCAP)
  • General-Purpose I/O (GPIO), All LVCMOS I/O can be configured as GPIO
  • 3x Controller Area Network (CAN) modules with CAN-FD support
    • Conforms w/ CAN Protocol 2.0 A, B and ISO 11898-1
    • Full CAN FD support (up to 64 data bytes)
    • Parity/ECC check for Message RAM
    • Speed up to 8Mbps

Media and Data Storage:

  • 3x Multi-Media Card/Secure Digital (MMC/SD/SDIO) interface
    • 1x 8-bit eMMC interface up to HS200 speed
    • 2x 4-bit SD/SDIO interface up to UHS-I
    • Compliant with eMMC 5.1, SD 3.0, and SDIO Version 3.0
  • 1× General-Purpose Memory Controller (GPMC) up to 133MHz
    • Flexible 8- and 16-bit Asynchronous Memory Interface with up to four Chip (22-bit address) Selects (NAND, NOR, Muxed-NOR, and SRAM)
    • Uses BCH code to support 4-, 8-, or 16-bit ECC
    • Uses Hamming code to support 1-bit ECC
    • Error Locator Module (ELM)
      • Used with the GPMC to locate addresses of data errors from syndrome polynomials generated using a BCH algorithm
      • Supports 4-, 8-, and 16-bit per 512-Byte block error location based on BCH algorithms
  • OSPI/QSPI with DDR / SDR support
    • Support for Serial NAND and Serial NOR Flash devices
    • 4GBytes memory address support
    • XIP mode with optional on-the-fly encryption

Power Management:

  • Low-power modes supported by Device/Power Manager
    • Partial IO support for CAN/GPIO/UART wakeup
    • DeepSleep : I/O + DDR (suspend to RAM)
    • DeepSleep
    • MCU Only
    • Standby
    • Dynamic frequency scaling for Cortex-A53

Boot Options:

  • UART
  • I2C EEPROM
  • OSPI/QSPI Flash
  • GPMC NOR/NAND Flash
  • Serial NAND Flash
  • SD Card
  • eMMC
  • USB (host) boot from Mass Storage device
  • USB (device) boot from external host (DFU mode)
  • Ethernet

Technology / Package:

  • 16-nm FinFET technology
  • 18mm x 18mm, 0.8mm pitch full-array, 484-pin FCBGA (AMB)
  • 18mm x 18mm, 0.8mm pitch full-array, 484-pin FCCSP (ANF)

AM62Ax is an extension of the Sitara™ automotive-grade family of heterogeneous Arm® processors with embedded Deep Learning (DL), Video and Vision Processing acceleration, display interface and extensive automotive peripheral and networking options. AM62Ax is built for a set of cost-sensitive automotive applications including driver and in-cabin monitoring systems, next generation of eMirror system, as well as a broad set of industrial applications in Factory Automation, Building Automation, Robotics, and other markets. The cost optimized AM62Ax provides high-performance compute for both traditional and deep learning algorithms at industry leading power/performance ratios with a high level of system integration to enable scalability and lower costs for advanced automotive platforms supporting multiple sensor modalities in stand-alone Electronic Control Units (ECUs).

AM62Ax contains up to four Arm® Cortex®-A53 cores with 64-bit architecture, a Vision Processing Accelerator (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators, Deep Learning (DL) and video accelerators, a Cortex®-R5F MCU Channel core and a Cortex®-R5F Device Management core. The Cortex-A53s provide the powerful computing elements necessary for Linux applications as well as the implementation of traditional vision computing based-algorithms such as driver monitoring. Building on the existing world-class ISP, TI’s 7th generation ISP includes flexibility to process a broader sensor suite including RGB-InfraRed (RGB-IR), support for higher bit depth, and features targeting analytics applications. Key cores include the next generation C7000™ DSP from Texas Instruments (C7™ DSP) with scalar and vector cores, dedicated “MMA” deep learning accelerator enabling performance up to 2 TOPS within the lowest power envelope in the industry when operating at the typical automotive worst case junction temperature of 125°C.

The 3-port Gigabit Ethernet switch has one internal port and two external ports with TSN support and can be used to enable industrial networking options. In addition, an extensive peripherals set is included in AM62Ax to enable system level connectivity such as USB, MMC/SD, Camera interface, OSPI, CAN-FD and GPMC for parallel host interface to an external ASIC/FPGA. AM62Ax supports secure boot for IP protection with the built-in HSM (Hardware Security Module) and also employs advanced power management support for portable and power-sensitive applications.

AM62Ax is an extension of the Sitara™ automotive-grade family of heterogeneous Arm® processors with embedded Deep Learning (DL), Video and Vision Processing acceleration, display interface and extensive automotive peripheral and networking options. AM62Ax is built for a set of cost-sensitive automotive applications including driver and in-cabin monitoring systems, next generation of eMirror system, as well as a broad set of industrial applications in Factory Automation, Building Automation, Robotics, and other markets. The cost optimized AM62Ax provides high-performance compute for both traditional and deep learning algorithms at industry leading power/performance ratios with a high level of system integration to enable scalability and lower costs for advanced automotive platforms supporting multiple sensor modalities in stand-alone Electronic Control Units (ECUs).

AM62Ax contains up to four Arm® Cortex®-A53 cores with 64-bit architecture, a Vision Processing Accelerator (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators, Deep Learning (DL) and video accelerators, a Cortex®-R5F MCU Channel core and a Cortex®-R5F Device Management core. The Cortex-A53s provide the powerful computing elements necessary for Linux applications as well as the implementation of traditional vision computing based-algorithms such as driver monitoring. Building on the existing world-class ISP, TI’s 7th generation ISP includes flexibility to process a broader sensor suite including RGB-InfraRed (RGB-IR), support for higher bit depth, and features targeting analytics applications. Key cores include the next generation C7000™ DSP from Texas Instruments (C7™ DSP) with scalar and vector cores, dedicated “MMA” deep learning accelerator enabling performance up to 2 TOPS within the lowest power envelope in the industry when operating at the typical automotive worst case junction temperature of 125°C.

The 3-port Gigabit Ethernet switch has one internal port and two external ports with TSN support and can be used to enable industrial networking options. In addition, an extensive peripherals set is included in AM62Ax to enable system level connectivity such as USB, MMC/SD, Camera interface, OSPI, CAN-FD and GPMC for parallel host interface to an external ASIC/FPGA. AM62Ax supports secure boot for IP protection with the built-in HSM (Hardware Security Module) and also employs advanced power management support for portable and power-sensitive applications.

ダウンロード 字幕付きのビデオを表示 ビデオ
詳細リクエスト

AM62A7-Q1 に対応する機能安全の詳細資料リクエストする

AM62A7-Q1 向けの高度なセキュリティ資料。リクエストする

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品。
AM62A7 アクティブ 1 ~ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、2TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 Industrial temperature of -40°C to 105°C
比較対象デバイスと類似の機能。
AM620-Q1 アクティブ 車載、ドライバー監視機能とネットワーク機能と V2X (車車間および路車間通信) システム向けの安全機能を組み込んだコンピューティング SoC (システム オン チップ) 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras
AM62A3-Q1 アクティブ 車載、1 ~ 2 台のカメラ、ドライバー監視、ダッシュボード カメラ向け、RGB-IR ISP (画像信号処理) 機能搭載、1TOPS (1TOPS は毎秒 1 兆回の処理)、ビジョン SoC (シス 1 TOPS of deep learning
AM62A3 アクティブ 低消費電力システム、ビデオ監視、リテール オートメーションに最適、1 ~ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能搭載、1TOPS (1TOPS は毎秒 1 兆回の処理) 1 TOPS AI accelerator with industrial temperature of -40°C to 105°C

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
49 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート AM62Ax Sitara™ Processors データシート (Rev. F) PDF | HTML 2026/11/02
* ユーザー・ガイド AM62Ax Sitara Processors Technical Reference Manual (Rev. C) PDF | HTML 2025/12/08
* エラッタ AM62Ax Sitara™ プロセッサ シリコン エラッタ、シリコン リビジョン 1.0 (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025/11/11
アプリケーション・ノート Integrating CDD DMA in AUTOSAR Environment PDF | HTML 2026/10/23
ホワイト・ペーパー 組込みプロセッサ サプライ チェーンにおける CRA の役割 PDF | HTML PDF | HTML 2026/10/12
ユーザー・ガイド AM62x, AM62Ax, AM62D-Q1 and AM62Px Processor Families, Supported Peripherals and Schematic Design Guidelines (Rev. J) PDF | HTML 2026/10/09
アプリケーション・ノート Sitara デバイスにおけるシリアル NAND フラッシュの不良ブロック管理 PDF | HTML PDF | HTML 2026/09/30
アプリケーション・ノート Linux Board Porting on AM62x Devices (Rev. B) PDF | HTML 2026/09/29
アプリケーション・ノート Jacinto™ 7 および Sitara™ プロセッサ向け DDR インライン ECC エラー インジェクションおよび検証ガイド PDF | HTML PDF | HTML 2026/09/03
アプリケーション・ノート AM62x オーディオシステムの設計ガイド PDF | HTML PDF | HTML 2026/09/02
アプリケーション・ノート AM62Ax デバイスの QSPI アドレッシング モードに関する考慮事 項 PDF | HTML PDF | HTML 2026/09/02
アプリケーション・ノート Jacinto™ 7 および Sitara™ プロセッサにおける DDR インライン ECC エラー アドレス デコード PDF | HTML PDF | HTML 2026/09/02
設計ガイド TPS6593-Q1 を使用した AM62A 電源のコンセプト検証設計 PDF | HTML PDF | HTML 2026/06/29
アプリケーション・ノート TDA4x と AM6x の熱管理 PDF | HTML PDF | HTML 2026/05/14
製品概要 TIDLRunner: Simplifying the 'Bring Your Own Model' Development Flow for Edge AI Accelerated Processors PDF | HTML 2026/05/14
ホワイト・ペーパー 未来を守る:TI の Jacinto ぷロッサおよび Sitara プロセッサはサ イバーレジリエンス法 (EU-CRA) に準拠しています PDF | HTML PDF | HTML 2026/05/06
アプリケーション・ノート AM6xA ISP チューニング ガイド PDF | HTML PDF | HTML 2026/03/04
アプリケーション・ノート プロセッサの高速パラレルインターフェイスのためのカスタム基板設 計およびシミュレーションのガイドライン (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2026/02/17
アプリケーション・ノート Sitara Soc 上の Linux オーディオ PDF | HTML 英語版 PDF | HTML 2025/12/19
アプリケーション・ノート MCU+SDK を使用した SysConfig による開発の迅速化 PDF | HTML 英語版 PDF | HTML 2025/12/04
ユーザー・ガイド Hardware Design Considerations for Custom Board Design using AM62A3, AM62A7-Q1, AM62A1-Q1, AM62D-Q1 Processor (Rev. D) PDF | HTML 2025/10/24
ユーザー・ガイド AM62A3, AM62A7-Q1, AM62A1-Q1, AM62D-Q1 Processor Family Schematic, Design Guidelines and Review Checklist (Rev. C) PDF | HTML 2025/09/17
アプリケーション・ノート AM62x, AM62Ax, AM62Px, AM62Lx Spread-Spectrum Clocking PDF | HTML 2025/09/08
機能安全情報 AM6x, AM24x Software Diagnostics Library TÜV SÜD Functional Safety Certificate for 9.2.0 SDK (Rev. A) 2025/07/17
アプリケーション・ノート Processors Tools Overview PDF | HTML 2025/06/16
ホワイト・ペーパー Arm ベースのアプリケーション プロセ ッサのセキュリティ (Rev. F 翻訳版) PDF | HTML 英語版 (Rev.F) PDF | HTML 2025/04/01
アプリケーション・ノート Building a Driver and Occupancy Monitoring System with an RGB-IR Camera (Rev. A) PDF | HTML 2025/03/20
アプリケーション・ノート AM62Ax Power-Estimation Tool (PET)-- (Rev. B) PDF | HTML 2025/03/07
アプリケーション・ノート MCAN Debug Guide PDF | HTML 2025/02/18
アプリケーション・ノート Microcontroller Abstraction Layer on Jacinto™ and Sitara™ Embedded Processors PDF | HTML 2025/01/28
ユーザー・ガイド AM62Ax/AM62Dx Escape Routing for PCB Design (Rev. A) PDF | HTML 2025/01/14
アプリケーション・ノート AM62Ax, AM62Px LPDDR4 Board Design and Layout Guidelines (Rev. B) PDF | HTML 2024/12/17
アプリケーション・ノート Basic Ethernet Interface Debug With Linux PDF | HTML 2024/10/11
機能安全情報 AM62, AM62A AUTOSAR MCAL Drivers Functional Safety Certificate 2024/08/16
アプリケーション・ノート Developing Multiple-Camera Applications on AM6x (Rev. A) PDF | HTML 2024/02/14
アプリケーション・ノート Multimedia Applications on AM62A PDF | HTML 2023/11/29
アプリケーション・ノート Using TSN Ethernet Features to Improve Timing in Industrial Ethernet Controllers PDF | HTML 2023/11/15
アプリケーション概要 Keyword Spotting Using AI at the Edge With Sitara Processors PDF | HTML 2023/09/28
製品概要 PMIC Solution for AM62A PDF | HTML 2023/08/31
ホワイト・ペーパー Time sensitive networking for industrial automation (Rev. C) PDF | HTML 2023/07/31
ホワイト・ペーパー Driver and Occupancy Monitoring Systems on AM62A PDF | HTML 2023/07/12
ホワイト・ペーパー Camera Mirror Systems on AM62A PDF | HTML 2023/06/09
ホワイト・ペーパー Easing the pain of safety certified system development PDF | HTML 2023/05/24
アプリケーション・ノート Building an Edge AI Application for Automated Retail Scanner on AM6xA MPUs PDF | HTML 2023/05/17
アプリケーション・ノート AM62Ax Maximum Current Ratings PDF | HTML 2023/04/18
技術記事 How vision processors are expanding edge AI capabilities in video doorbell and sma PDF | HTML 2023/03/15
ホワイト・ペーパー Edge AI Smart Cameras Using Energy-Efficient AM62A Processor PDF | HTML 2023/03/02
アプリケーション・ノート Sitara™AM62A Benchmarks PDF | HTML 2023/03/01
アプリケーション・ノート High-Speed Interface Layout Guidelines (Rev. J) PDF | HTML 2023/02/24

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

SK-AM62A-LP — 低消費電力 Sitara™ プロセッサ向け AM62A スタータ キット

SK-AM62A-LP スタータ キット (SK) 評価基板 (EVM) は、AI ビジョン プロセッサである TI の AM62A をベースとした製品です。このプロセッサは、60fps で最大 5MP をサポートする画像信号プロセッサ (ISP)、2TOPS (teraoperations per second:1 秒あたり 1 兆回の動作) の AI アクセラレータ、クワッドコア 64 ビット Arm® Cortex®-A53 マイクロプロセッサ、シングルコア Arm Cortex-R5F、H.264/H.265 ビデオのエンコード / (...)

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU110-U — XDS110 JTAG デバッグ プローブ

TI ( テキサス・インスツルメンツ) の XDS110 は、TI の各種組込みプロセッサを意図した、新しいクラスのデバッグ プローブ (エミュレータ) です。XDS110 は XDS100 ファミリを置き換える製品であり、同時に、単一製品で幅広い規格 (IEEE1149.1、IEEE1149.7、SWD) をサポートしています。また、すべての XDS デバッグ プローブは、ETB (Embedded Trace Buffer、組込みトレース バッファ) 搭載のすべての Arm® と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。  ピンのコア (...)

サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU200-U — XDS200 USB デバッグ プローブ

XDS200 は、TI の組込みデバイスのデバッグに使用するデバッグ プローブ (エミュレータ) です。大半のデバイスでは、より新しく低コストな XDS110 (www.ti.com/tool/TMDSEMU110-U) の使用が推奨されます。XDS200 は、単一のポッドで IEEE1149.1、IEEE1149.7、SWD などの幅広い規格をサポートします。すべての XDS デバッグ プローブは、ETB (Embedded Trace Buffer、組込みトレース バッファ) 搭載のすべての Arm® と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。

(...)

サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム トレース USB デバッグ プローブ

XDS560v2 は、XDS560™ デバッグ プローブ ファミリの中で最高の性能を提供し、従来型の JTAG 規格(IEEE1149.1)と、cJTAG(IEEE1149.7)の両方をサポートしています。  シリアル ワイヤ デバッグ (SWD) はサポートしていないことに注意してください。

すべての XDS デバッグ プローブは、ETB(Embedded Trace Buffer、組込みトレース バッファ)搭載のすべての ARM と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。  ピンのトレースには、XDS560v2 PRO TRACE が必要です。

(...)

サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

LB-3P-TRACE32-ARM — Arm® ベースのマイコンおよびプロセッサ用Lauterbach TRACE32® デバッグおよびトレースシステム

LauterbachのTRACE32® ツールは最先端のハードウェア/ソフトウェアコンポーネントのスイートで、あらゆる種類の Arm® ベースのマイコンとプロセッサの分析、最適化、認証を実行できます。組込みシステムと SoC 向けの世界的に有名なデバッグ/トレースソリューションは、初期のシリコン開発前の段階から製品認証やトラブルシューティングに至る、あらゆる開発段階に最適なソリューションです。Lauterbach (...)

購入先:Lauterbach GmbH
サポート対象の製品とハードウェア
デバッグ・プローブ

TSK-3P-BLUEBOX — TASKING BlueBox hardware debugger

TASKING’s Debug, Trace, and Test tools offer comprehensive solutions for efficient debugging, tracing, and testing of TI's embedded systems. The scalable TASKING BlueBox debuggers allow users to easily flash, debug, and test across TI's portfolio. Development on TI hardware is made even easier with (...)

購入先:TASKING Germany GmbH
サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

FIRMWARE-BUILDER-AM62A — AM62A firmware builder

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

MCU-PLUS-SDK-AM62A — MCU+ SDK for AM62A – RTOS, No-RTOS

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-AM62A — AM62A 上のエッジ AI アプリケーション向け Linux SDK

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-RT-AM62A — AM62A 上のエッジ AI アプリケーション向け RT-Linux SDK

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-QNX-AM62AX — QNX software development kit for AM62A Sitara™ processors

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

C7000-CGT — C7000 code generation tools (CGT) - compiler

The TI C7000 C/C++ compiler tools are an essential component of the CCStudio™ development ecosystem, providing robust support for TI C7000™ digital signal processor cores. They are engineered to maximize the potential of high-performance C7000-based platforms.

The CCStudio™ IDE is the integrated (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

C7000-SAFETI-CQKIT-RV — C7000 安全性コンパイラ認証キット

TI コンパイラ認定キットは、お客様が TI ARM®、C28/CLA、C29、C6000™ または C7000™ C/C++ コンパイラの使用について、機能安全規格およびサイバーセキュリティ規格に基づく認定を行えるよう支援するために開発されました。 

2 種類の認定キットが用意されています:

  • 安全性コンパイラ認定キット (CQKIT) は、IEC 61508、ISO 26262、および EN 50657 に準拠した機能安全の開発に使用できます。
  • 安全およびセキュリティ コンパイラ認定キット (CSQKIT) は、機能安全開発 (EN 50657 を EN 50716 に更新) と ISO (...)
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境(IDE)

CCStudio™ 統合開発環境 (IDE) は、TI の広範な CCStudio™ 開発エコシステムの一部であり、TI のマイコン、プロセッサ、ワイヤレス コネクティビティ デバイス、レーダー センサ向けの統合開発環境です。CCStudio IDE は、デスクトップまたはクラウド ベースのアプリケーションとして利用できます。クラウド バージョンでは、大容量のソフトウェア ダウンロードが不要になります。さらに、このツールは Eclipse Theia フレームワークをベースに構築されているため、インターフェイスは VS Code® ユーザーにとって馴染み深いものになっています。VS Code (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

CLOCKTREE-AM62AX — Clock tree configuration for AM62Ax

The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:

  • Visualize the device clock tree
  • Interact with clock tree (...)
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

DDR-CONFIG-AM62A — DDR Configuration Tool

This SysConfig based tool simplifies the process of configuring the DDR Subsystem Controller and PHY to interface to SDRAM devices. Based on the memory device, board design, and topology the tool outputs files to initialize and train the selected memory.
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

EDGE-AI-STUDIO — プロセッサ向け Edge AI Studio

Edge AI Studio は、TI のプロセッサ、マイコン、レーダー センサーを使用するエッジ AI の開発迅速化に役立つ、一連のグラフィカル ツールとコマンドライン ツールです。TI Model Zoo またはからのモデルを使用して、コンセプト実証を開発する場合があります
お客様独自のモデルを活用する Edge AI Studio は、お客様が必要とするツールを提供します。

Edge AI Studio グラフィカル ユーザー インターフェースは、データの収集と注釈付けや、モデルのトレーニングとコンパイル、ライブ開発プラットフォームへの展開に役立ちます。TI Model Zoo (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

K3-RESOURCE-CONFIGURATION — Resource partitioning tool for multi core SOCs

Also known as the k3-respart-tool, the Resource Configuration tool allows for configuration of various system level parameters and generate the necessary data to be fed into software components
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

PRU-CQKIT — PRU Safety Compiler Qualification Kit

TI コンパイラ認定キットは、お客様が TI ARM®、C28/CLA、C29、C6000™ または C7000™ C/C++ コンパイラの使用について、機能安全規格およびサイバーセキュリティ規格に基づく認定を行えるよう支援するために開発されました。 

2 種類の認定キットが用意されています:

  • 安全性コンパイラ認定キット (CQKIT) は、IEC 61508、ISO 26262、および EN 50657 に準拠した機能安全の開発に使用できます。
  • 安全およびセキュリティ コンパイラ認定キット (CSQKIT) は、機能安全開発 (EN 50657 を EN 50716 に更新) と ISO (...)
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

SYSCONFIG — SysConfigのスタンドアロン・デスクトップ・バージョン

CCStudio™ SysConfig is part of TI's extensive CCStudio™ development ecosystem and is a configuration tool that simplifies hardware and software configuration challenges to accelerate software development.

SysConfig provides an intuitive graphical user interface for configuring pins, peripherals, (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

TSK-3P-VX-TOOLSET — Arm 向け TASKING VX-toolset

Arm 向け VX-toolset は、特定の Cortex-M および Cortex-R コア デバイス上のセーフティ クリティカルな組込みソフトウェア開発向けの認定取得済みコンパイラ ツールチェーンです。Eclipse IDE の統合、高度なマルチコア サポート、TASKING 社の BlueBox デバッガとの互換性を備えており、VX-toolset によって開発を簡略化できます。TÜV NORD によって ISO 26262 の最高レベル ASIL D と ISO 21434 への準拠を認証済み。

購入先:TASKING Germany GmbH
サポート対象の製品とハードウェア
オンライン・トレーニング

AM62A-ACADEMY — AM62Ax Academy

AM62Ax Academy is designed to simplify and accelerate development on AM62Ax processors.
サポート対象の製品とハードウェア
はじめに

TI-DEVELOPER-ZONE — Start embedded development on your desktop or in the cloud

From evaluation to deployment the TI Developer Zone provides a comprehensive range of software, tools and training to ensure that you have everything you need for each stage of the development process.
サポート対象の製品とハードウェア
オペレーティング・システム (OS)

GHS-INTEGRITY-RTOS — Green Hills の INTEGRITY RTOS

Green Hills Software オペレーティング・システムの主力製品、INTEGRITY RTOS はパーティショニング・アーキテクチャを基盤として構築され、トータルな信頼性、絶対的なセキュリティ、および最大リアルタイム・パフォーマンスを実現する組込みシステムを提供しています。INTEGRITY はさまざまな業界での認定実績により、そのリーダーシップを裏付けられており、オペレーティング・システムのリアルタイムな安全性、セキュリティ、信頼性で高いレベルのソリューションを提供しています。

Green Hills Software の詳細については、www.ghs.com (...)
サポート対象の製品とハードウェア
オペレーティング・システム (OS)

GHS-3P-UVELOSITY — Green Hills Software u-velOSity Safety RTOS

The µ-velOSity™ Safety RTOS is the smallest of Green Hills Software's real-time operating systems and was designed especially for microcontrollers. It supports a wide range of TI processor families using the Arm® Cortex-M or Cortex-R cores as a main CPU or as a co-processors (...)

購入先:Green Hills Software
サポート対象の製品とハードウェア
オペレーティング・システム (OS)

WHIS-3P-SAFERTOS — WITTENSTEIN SAFERTOS の事前認証取得済み安全対応 RTOS

SAFERTOS® は、組込みプロセッサに適した独自のリアルタイム オペレーティング システムです。TÜV SÜD から、IEC 61508 SIL3 と ISO 26262 ASIL D の各規格に対する事前認証取得済みです。SAFERTOS® は、WHIS のエキスパート チームが安全性を重視して特化型製作したもので、世界各地の安全重視アプリケーションが採用しています。WHIS とテキサス・インスツルメンツは 10 年以上にわたる協力関係を維持してきました。この間、WHIS は SafeRTOS® を幅広い TI (...)

サポート対象の製品とハードウェア
アプリケーション・ソフトウェアとフレームワーク

EB-3P-TRESOS — Elektrobit の EB tresos Classic AUTOSAR ソフトウェア

基本ソフトウェアの分野で数十年の経験を持つ Elektrobit の EB tresos 製品ラインアップとカスタマイズ済みの Classic AUTOSAR ソリューションは、各自動車メーカーの具体的な要件への対応に役立ち、最先端のソフトウェア実現に貢献します。Elektrobit は各プロジェクト向けに、OSEK/VDX 準拠の基本ソフトウェアから、Classic AUTOSAR をベースとするマルチコア対応の機能安全システムまで、車載 AUTOSAR のニーズに適合する適切なソリューションを提供しています。

購入先:Elektrobit
サポート対象の製品とハードウェア
アプリケーション・ソフトウェアとフレームワーク

PAI-3P-PHANTOMVISION — ADAS 車載アプリケーション向け、Jacinto プロセッサ上で動作する、Phantom AI のビジョン ソフトウェア

PhantomVision™ is a scalable, flexible and reliable deep learning based computer vision solution that provides a comprehensive suite of Euro NCAP compliant ADAS features. It is a visual perception engine that enables a single or multiple cameras to autonomously recognize road objects and (...)

購入先:Phantom AI
サポート対象の製品とハードウェア
ファームウェア

DDR-MARGIN-FW — Firmware and scripts to measure system DDR margin

The DDR margin firmware and supporting scripts allow visualization and measurement of system margin in the DDR interface on board. These tools enable probe-less measurement of critical data signals to understand the integrity and robustness of the interface.
サポート対象の製品とハードウェア
ファームウェア

USIT-3P-SECIC-HSM — UNI-Sentry SecIC-HSM ファームウェア

SecIC-HSM は、MCU/SoC チップに必要なサイバーセキュリティ要件を満たすように設計されています。HSM ファームウェアは、自動車、新エネルギー、太陽光発電、ロボット工学、医療、航空などの分野に適用できます。提供されているサイバーセキュリティ機能には、セキュア ブート、セキュア通信 (SecOC)、セキュア診断、セキュア ストレージ、セキュア更新、セキュア デバッグ、鍵管理などがあります。SecIC-HSM の利点:チップ シリーズ全体で包括的なソフトウェア互換性、業界をリードする性能、30 近い OEM (自動車メーカー) が提供する量産車両に導入済み、300 (...)

サポート対象の製品とハードウェア
ファームウェア

USIT-3P-SECIC-PQC — UNI-Sentry SecIC-PQC アルゴリズム ファームウェア

Uni-Sentry のセキュリティ ソリューションは、従来の暗号アルゴリズムに量子コンピュータがもたらす復号化の脅威に対抗できる PQC アルゴリズムを採用しています。PQC ファームウェアは、ハードウェア セキュリティ モジュール(HSM)との組み合わせで最適化され、ハードウェア アクセラレーションとセキュリティ拡張機能を活用して、暗号化アルゴリズムの実行効率とセキュリティを向上させます。 


Uni-Sentry は、世界的な量子コンピューティングの進歩を継続的に監視し、アルゴリズム ポートフォリオを更新しています。現在の PQC 製品の機能は次のとおりです。

  • SP 800-208: (...)
サポート対象の製品とハードウェア
サポート・ソフトウェア

EXLFR-3P-ESYNC-OTA — ソフトウェア ディファインド ビークル(ソフトウェア定義の自動車) 向け、esync (双方向データ パイプライン) 対応、Excelfore の OTA (ワイヤレス) 更新

Experience the future of the connected SDV starting with full vehicle OTA from Excelfore. The standardized and structured eSync pipeline securely scales to reach all the ECUs and smart sensors in the car, with the flexibility to cover any in-vehicle network topology or system architecture.
eSync (...)

購入先:ExcelFore
サポート対象の製品とハードウェア
サポート・ソフトウェア

VCTR-3P-MICROSAR — マイコンと HPC (高性能コンピュータ) 向け、Vector の MICROSAR AUTOSAR ソフトウェア

MICROSAR と DaVinci の各製品ファミリは、マイコンと HPC 向けの洗練された組込みソフトウェアと強力な開発ツールを通じて、ECU (電子制御ユニット) の開発のシンプル化に寄与します。高度なインフラ ソフトウェアを使用すると、ECU の最適な基盤を製作し、関連ツールを活用して、関係のある多様な開発タスクをシンプルにすることができます。MICROSAR 組込みソフトウェアの開発は、AUTOSAR CLASSIC や ADAPTIVE などの関連規格に準拠しています。このソフトウェアは、ISO 26262 に準拠した ASIL D (...)

サポート対象の製品とハードウェア
シミュレーション・モデル

AM62Ax AMB SR 1.0 IBIS Model (Rev. C)

SPRM785C.ZIP (3292 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

AM62Ax AMB SR 1.0 IBIS-AMI Model

SPRM784.ZIP (30672 KB) - IBIS-AMI モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

AM62Ax AMB SR 1.0 Thermal Model (Rev. A)

SPRM787A.ZIP (1 KB) - しています
サポート対象の製品とハードウェア
シミュレーション・モデル

AM62Ax ANF SR 1.0 IBIS Model

SPRM862.ZIP (3293 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

AM62Ax ANF SR 1.0 IBIS-AMI Model

SPRM867.ZIP (30794 KB) - IBIS-AMI モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

AM62Ax ANF/AMB SR 1.0 BSDL Model

SPRM786.ZIP (10 KB) - BSDL モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

AM62Ax/AM62Dx ANF SR 1.0 Thermal Model

SPRM857.ZIP (1 KB) - しています
サポート対象の製品とハードウェア
計算ツール

AM62A-PET-CALC — AM62A 電力推定ツール

AM62A PET provides power consumption estimates based on measured and simulated data; they are provided “as is” and are not guaranteed within a specified precision.
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCCSP (ANF) 484 Ultra Librarian
FCBGA (AMB) 484 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ シリーズ

ビデオをすべて表示

ビデオ