JAJSK14A February   2022  – July 2022 AMC23C14

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成および機能
  6. 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全関連認証
    8. 6.8  安全限界値
    9. 6.9  電気的特性
    10. 6.10 スイッチング特性
    11. 6.11 タイミング図
    12. 6.12 絶縁特性曲線
    13. 6.13 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力
      2. 7.3.2 リファレンス入力
      3. 7.3.3 絶縁チャネルの信号伝送
      4. 7.3.4 オープン・ドレイン・デジタル出力
      5. 7.3.5 パワーアップ動作とパワーダウン動作
      6. 7.3.6 VDD1 のブラウンアウトおよび電源喪失時の動作
    4. 7.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 過電流および短絡電流の検出
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
      2. 8.2.2 過電圧と低電圧の検出
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 設計のベスト・プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  10. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

アナログ入力

AMC23C14 は、2 つのウィンドウ・コンパレータを駆動する 1 つの入力を備えています。ウィンドウ・コンパレータ 1 のスレッショルドは調整可能で、ウィンドウ・コンパレータ 2 のスレッショルドは固定です。

リファレンス値に内部ヒステリシス電圧 (たとえば、固定スレッショルドのコンパレータの場合は 304mV) を加えた値として定義される各 VIT+ スレッショルドを入力電圧 (VIN) が上回ると、正のコンパレータはトリップします。リファレンス値 (たとえば、固定スレッショルドのコンパレータの場合は 300mV) と等しい各 VIT- スレッショルドを VIN が下回ると、正のコンパレータはリリースされます。負のリファレンス値から内部ヒステリシス電圧 (たとえば、固定スレッショルドのコンパレータの場合は -304mV) を引いた値として定義される各 VIT- スレッショルドを VIN が下回ると、負のコンパレータはトリップします。負のリファレンス値 (たとえば、固定スレッショルドのコンパレータの場合は -300mV) と等しい各 VIT+ スレッショルドを VIN が上回ると、負のコンパレータはリリースされます。

VIT+ と VIT- の差はコンパレータ・ヒステリシスと呼ばれ、リファレンス電圧が 450mV 未満なら 4mV です。あらかじめヒステリシスが組み込まれているため、AMC23C14 は入力ノイズの影響を受けづらく、ノイズの多い環境でも安定して動作します。ヒステリシスを生成するための外部正帰還を追加する必要はありません。600mV を超えるリファレンス値 (VREF) の場合、Cmp0 のヒステリシスは 25mV に増加します。詳細については、「Topic Link Label7.3.2」の説明を参照してください。

ヒステリシスとスイッチング・スレッショルドとの関係を表すタイミング図を、図 7-1 に示します。

図 7-1 スイッチング・スレッショルドとヒステリシス