JADS308
July 2026
DLPC8545
,
DLPC8555
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
ピン構成および機能
6
4.1
初期化、基板レベル テスト、デバッグ
4.2
V-by-One インターフェイスの入力データおよび制御
4.3
DSI 入力データおよびクロック
4.4
DMD SubLVDS インターフェイス
4.5
DMD リセットおよび低速インターフェイス
4.6
フラッシュ インターフェイス
4.7
ペリフェラル インターフェイス
4.8
GPIO ペリフェラル インターフェイス
4.9
クロックおよび PLL のサポート
4.10
電源およびグランド
4.11
I/O タイプのサブスクリプト定義
4.12
内部プルアップおよびプルダウンの特性
5
仕様
5.1
絶対最大定格
21
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電源の電気的特性
5.6
ピンの電気的特性
5.7
DMD SubLVDS インターフェイスの電気的特性
28
5.8
DMD 低速インターフェイスの電気的特性
30
5.9
V-by-One インターフェイスの電気的特性
5.10
USB の電気的特性
33
5.11
システム発振器のタイミング要件
35
5.12
電源およびリセットのタイミング要件
37
5.13
V-by-One インターフェイスの一般的なタイミング要件
39
5.14
フラッシュ インターフェイスのタイミング要件
41
5.15
ソース フレームのタイミング要件
43
5.16
同期シリアル ポート インターフェイスのタイミング要件
45
5.17
I2C インターフェイスのタイミング要件
5.18
プログラマブル出力クロックのタイミング要件
5.19
JTAG バウンダリ スキャン インターフェイスのタイミング要件 (デバッグのみ)
49
5.20
DMD 低速インターフェイスのタイミング要件
51
5.21
DMD SubLVDS インターフェイスのタイミング要件
6
詳細説明
6.1
概要
6.2
機能ブロック図
6.3
機能説明
6.3.1
入力ソース
6.3.2
V-by-One インターフェイス
6.3.3
DMD (SubLVDS) インターフェイス
6.3.4
シリアル フラッシュ インターフェイス
6.3.5
GPIO のサポート機能
62
6.3.6
デバッグ サポート
7
電源に関する推奨事項
7.1
システムのパワーアップおよびパワーダウン シーケンス
7.2
DMD 高速パーク制御 (PARKZ)
7.3
パワー マネージメント
7.4
ホットプラグの使用法
7.5
未使用の入力ソース インターフェイスの電源
8
レイアウト
8.1
レイアウトのガイドライン
8.1.1
DLPC8545またはDLPC8555 リファレンスクロックのレイアウトガイドライン
8.1.1.1
推奨されるクロック発振器の設定
8.1.2
V-by-One インターフェイス レイアウトの考慮事項
8.1.3
DMD 最大ピン間、PCB インターコネクト エッチング長
8.1.4
電源のレイアウト ガイドライン
8.2
熱に関する検討事項
9
デバイスおよびドキュメントのサポート
9.1
サード・パーティ製品に関する免責事項
9.2
ドキュメントのサポート
9.2.1
関連資料
9.3
ドキュメントの更新通知を受け取る方法
9.4
サポート・リソース
9.5
デバイスの命名規則
9.5.1
デバイスのマーキング
9.6
商標
9.7
静電気放電に関する注意事項
9.8
用語集
9.8.1
ビデオ タイミング パラメータの定義
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
AMD|484
MPBC006E
サーマルパッド・メカニカル・データ
発注情報
jads308_oa
図 5-5
DLPC8545
コントローラの USB の使用例