JAJSJF3A December   2021  – December 2025 DP83TC814R-Q1 , DP83TC814S-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 タイミング図
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 診断ツール キット
        1. 7.3.1.1 信号品質インジケータ
        2. 7.3.1.2 静電気放電 (ESD) 検出
        3. 7.3.1.3 時間領域反射計測
        4. 7.3.1.4 電圧検出
        5. 7.3.1.5 BIST およびループバック モード
          1. 7.3.1.5.1 データ ジェネレータおよびチェッカ
          2. 7.3.1.5.2 xMII ループバック
          3. 7.3.1.5.3 PCS のループバック
          4. 7.3.1.5.4 デジタル ループバック
          5. 7.3.1.5.5 アナログ ループバック
          6. 7.3.1.5.6 リバース ループバック
      2. 7.3.2 準拠性テスト モード
        1. 7.3.2.1 テスト モード 1
        2. 7.3.2.2 テスト モード 2
        3. 7.3.2.3 テスト モード 4
        4. 7.3.2.4 テスト モード 5
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーダウン
      2. 7.4.2 リセット
      3. 7.4.3 スタンバイ
      4. 7.4.4 通常
      5. 7.4.5 MDI (Media Dependent Interface)
        1. 7.4.5.1 100BASE-T1 リーダーおよび 100BASE-T1 フォロワ構成
        2. 7.4.5.2 自動極性検出および訂正
        3. 7.4.5.3 ジャバー検出
        4. 7.4.5.4 インターリーブ検出
      6. 7.4.6 MAC インターフェイス
        1. 7.4.6.1 メディア独立インターフェイス
        2. 7.4.6.2 簡易メディア独立インターフェイス
        3. 7.4.6.3 RGMII (Reduced Gigabit Media Independent Interface)
        4. 7.4.6.4 SGMII (Serial Gigabit Media Independent Interface)
      7. 7.4.7 シリアル マネージメント インターフェイス
        1. 7.4.7.1 ダイレクト レジスタ アクセス
        2. 7.4.7.2 拡張レジスタ スペース アクセス
        3. 7.4.7.3 書き込み動作 (ポスト インクリメントなし)
        4. 7.4.7.4 読み出し動作 (ポスト インクリメントなし)
        5. 7.4.7.5 書き込み動作 (ポスト インクリメントあり)
        6. 7.4.7.6 読み出し動作 (ポスト インクリメントあり)
    5. 7.5 プログラミング
      1. 7.5.1 ストラップ構成
      2. 7.5.2 LED の構成
      3. 7.5.3 PHY アドレスの設定
  9. 8 レジスタ マップ
    1. 8.1 レジスタ アクセスの概要
    2. 8.2 DP83TC814 のレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
        1. 9.2.1.1 物理メディアの接続
          1. 9.2.1.1.1 コモン モード チョークに関する推奨事項
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 信号トレース
        2. 9.4.1.2 復帰パス
        3. 9.4.1.3 金属注入
        4. 9.4.1.4 PCB 層スタッキング
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ

11 改訂履歴

日付 改訂 注
December 2021 * 初版リリース

Changes from Revision * (December 2021) to Revision A (February 2025)

  • ピン構成および機能セクションの RMII フォロワー モードで CLKOUT 周波数を 50MHz に更新しましたGo
  • ピン構成および機能セクションで、スイッチングを無効化するプログラムのレジスタについて CLKOUT/GPIO2 の説明に行を追加しましたGo
  • ピン構成および機能セクションで、INT ピンの説明に「レジスタ 12-13 は INT_N が LOW の場合のみ読み出しを推奨します」の行を追加しましたGo
  • ピン機能表の MDC の説明に、最大クロック レートの訂正を追加しましたGo
  • ピン構成および機能セクションで、準拠テストモードセクションへのリンクを追加するように、MDIO ピンの説明を更新しましたGo
  • タイミング要件セクションで、すべての電源の電源ランプ遅延オフセットを削除しましたGo
  • 電気的特性表の Rx_Ctrl ピンと Rx_ER ピンのマッピングを明確化するように。Iozh を更新しましたGo
  • TDR の説明を訂正し、時間ドメイン反射計測セクションのレジスタ 0x310、ビット 8 を削除しましたGo
  • BIST およびループバック モード セクションでパケット生成に対するレジスタ書き込みの順序を更新および訂正Go
  • MAC 側の受信データをチェックするためのレジスタ読み取りを明確化しましたGo
  • RGMII 送信エンコード表に、通常のデータ送信および送信エラーの伝搬の訂正を追加しましたGo
  • RGMII 送信エンコード表に、通常のデータ送信および送信エラーの伝搬の訂正を追加しましたGo
  • SNLA389 アプリケーション ノートを参照する注を訂正を追加しましたGo
  • PHY アドレスのブートストラップを更新しました：16 進設定に合わせてバイナリ値を訂正しましたGo
  • レジスタ全体を通してビットの説明を明確化および更新しましたGo
  • 代表的なアプリケーションセクションで正しい XI 構成のために RMII フォロワの代表的なアプリケーションの図を更新しましたGo
  • 代表的なアプリケーションの代表的なアプリケーション (一般) 図を更新しましたGo
  • 25MHz 入力を追加するように、RGMII 代表的なアプリケーションの図を更新しましたGo