JAJSKC9E September   2020  – November 2022 DP83TG720S-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     ピン機能
    2. 5.1 ピンの状態
    3. 5.2 ピンの電源ドメイン
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 タイミング図
    8. 6.8 LED の駆動特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 診断ツール・キット
        1. 7.3.1.1 信号品質インジケータ
        2. 7.3.1.2 時間領域反射計測
        3. 7.3.1.3 データパス用内蔵セルフ・テスト
          1. 7.3.1.3.1 ループバック・モード
          2. 7.3.1.3.2 データ・ジェネレータ
          3. 7.3.1.3.3 データパスの BIST のプログラミング
        4. 7.3.1.4 温度および電圧センシング
        5. 7.3.1.5 静電気放電 (ESD) 検出
      2. 7.3.2 準拠性テスト・モード
        1. 7.3.2.1 テスト・モード 1
        2. 7.3.2.2 テスト・モード 2
        3. 7.3.2.3 テスト・モード 4
        4. 7.3.2.4 テスト・モード 5
        5. 7.3.2.5 テスト・モード 6
        6. 7.3.2.6 テスト・モード 7
    4. 7.4 デバイスの機能モード
      1. 7.4.1  パワーダウン
      2. 7.4.2  リセット
      3. 7.4.3  スタンバイ
      4. 7.4.4  通常
      5. 7.4.5  スリープ
      6. 7.4.6  状態遷移
        1. 7.4.6.1 状態遷移 #1 - スタンバイから通常動作へ
        2. 7.4.6.2 状態遷移 #2 - 通常動作からスタンバイへ
        3. 7.4.6.3 状態遷移 #3 - 通常動作からスリープへ
        4. 7.4.6.4 状態遷移 #4 - スリープから通常動作へ
      7. 7.4.7  MDI (Media Dependent Interface)
        1. 7.4.7.1 MDI マスタと MDI スレーブの構成
        2. 7.4.7.2 自動極性検出および訂正
      8. 7.4.8  MAC インターフェイス
        1. 7.4.8.1 RGMII (Reduced Gigabit Media Independent Interface)
        2. 7.4.8.2 SGMII (Serial Gigabit Media Independent Interface)
      9. 7.4.9  シリアル・マネージメント・インターフェイス
      10. 7.4.10 ダイレクト・レジスタ・アクセス
      11. 7.4.11 拡張レジスタ・スペース・アクセス
      12. 7.4.12 書き込みアドレス動作
        1. 7.4.12.1 書き込みアドレス動作の例
      13. 7.4.13 読み出しアドレス動作
        1. 7.4.13.1 読み出しアドレス動作の例
      14. 7.4.14 書き込み動作 (ポスト・インクリメントなし)
        1. 7.4.14.1 書き込み動作の例 (ポスト・インクリメントなし)
      15. 7.4.15 読み出し動作 (ポスト・インクリメントなし)
        1. 7.4.15.1 読み出し動作の例 (ポスト・インクリメントなし)
      16. 7.4.16 書き込み動作 (ポスト・インクリメントあり)
        1. 7.4.16.1 書き込み動作の例 (ポスト・インクリメントあり)
      17. 7.4.17 読み出し動作 (ポスト・インクリメントあり)
        1. 7.4.17.1 読み出し動作の例 (ポスト・インクリメントあり)
    5. 7.5 プログラミング
      1. 7.5.1 ストラップ構成
      2. 7.5.2 LED の構成
      3. 7.5.3 PHY アドレスの設定
    6. 7.6 レジスタ・マップ
      1. 7.6.1 レジスタ・アクセスの概要
      2. 7.6.2 DP83TG720 Registers
        1. 7.6.2.1 基本レジスタ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
  9. 9 電源に関する推奨事項
  10. 10テキサス・インスツルメンツの 100BT1 PHY との互換性
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 信号トレース
      2. 11.1.2 復帰パス
      3. 11.1.3 物理メディアの接続
      4. 11.1.4 金属注入
      5. 11.1.5 PCB 層スタッキング
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントの更新通知を受け取る方法
    2. 12.2 サポート・リソース
    3. 12.3 商標
    4. 12.4 静電気放電に関する注意事項
    5. 12.5 用語集
  13. 13メカニカル、パッケージ、および注文情報
    1. 13.1 付録：パッケージ・オプション
      1. 13.1.1 パッケージ情報
      2. 13.1.2 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.6 タイミング要件

(1)
パラメータ テスト条件 最小値 公称値 最大値 単位
電源投入タイミング
T5.1 VDDA3P3 期間 (2) 0%～100% (VDDA3P3 の ±10% まで) 0.5 40 ms
T5.2 VDD1P0 期間 (2) 0%～100% (VDD1P0 の ±10% まで) 0.1 40 ms
T5.2 VDDIO 期間 (2) VDDIO = 1.8V 0.1 40 ms
T5.2 VDDIO 期間 (2) VDDIO = 2.5V 0.1 40 ms
T5.2 VDDIO 期間 (2) VDDIO = 3.3V 0.1 40 ms
T5.2 VSLEEP 期間 (2) 0%～100% (VSLEEP の ±10% まで) 0.1 40 ms
T5.3 電源投入後の水晶振動子の安定化時間 (最後の電源レールが 100% まで立ち上がってから) 1500 μs
T5.4 電源投入後の水晶振動子の安定化時間 (最後の電源レールが 100% まで立ち上がってから) (3) 20 ms
T5.5 レジスタ・アクセスの MDC プリアンブルまでの、電源投入後安定化時間 65 ms
T5.6 ハードウェア構成：電源投入からストラップ・ラッチインまでの時間 60 ms
T5.7 ハードウェア構成：ストラップ・ラッチイン完了からピンが機能モードに移行するまでの時間 110 ns
T5.8 電源投入からの PAM3 アイドル・ストリーム (マスタ・モード) 60 ms
リセット・タイミング (RESET_N)
T6.1 リセット・パルス幅 5 µs
T6.2 レジスタ・アクセスの MDC プリアンブルまでの、リセット後安定化時間 1 ms
T6.3 ハードウェア構成：リセットからラッチインまでの時間 2 µs
T6.4 ハードウェア構成：ラッチイン完了からピンが機能モードに移行するまでの時間 1.5 µs
T6.5 リセットからの PAM3 アイドル・ストリーム (マスタ・モード) 1500 μs
SMI タイミング
T4.1 MDC - MDIO (出力) 遅延時間 (25pF 負荷) 0 6 10 ns
T4.2 MDIO (入力) - MDC セットアップ時間 10 ns
T4.3 MDIO (入力) - MDC ホールド時間 10 ns
MDC 周波数 (25pF 負荷) 2.5 20 MHz
受信レイテンシ・タイミング
MDI の SSD シンボルから RGMII の RX_CLK の立ち上がりエッジ (RX_CTRL アサート時) まで 8 µs
MDI の SSD シンボルから RGMII の RX_CLK の立ち上がりエッジ (RX_CTRL アサート時) まで (RS-FEC バイパス・モード) 400 ns
MDI の SSD シンボルから SGMII の最初のシンボルまで 9 μs
MDI の SSD シンボルから SGMII の最初のシンボルまで (RS-FEC バイパス・モード) 450 ns
送信レイテンシ・タイミング
RGMII の TX_CLK の立ち上がりエッジ (TX_CTRL アサート時) から MDI の SSD シンボルまで 0.8 µs
RGMII の TX_CLK の立ち上がりエッジ (TX_CTRL アサート時) から MDI の SSD シンボルまで (RS-FEC バイパス・モード) 600 ns
SGMII の最初のシンボルから MDI の SSD シンボルまで 0.9 µs
SGMII の最初のシンボルから MDI の SSD シンボルまで (RS-FEC バイパス・モード) 700 ns
25MHz 発振器の要件
周波数 (XI) 25 MHz
温度と経時変化に対する周波数の許容誤差と安定性 -100 100 ppm
立ち上がり / 立ち下がり時間 (10% - 90%) (6) 8 ns
ジッタ (RMS) 5MHz まで積分 1 ps
デューティ・サイクル 40 50 60 %
RGMII タイミング
TsetupR TX_D[3:0]、TX_CLK までの TX_CTRL のセットアップ時間 PHY ピン上 1 2 ns
TholdR TX_D[3:0]、TX_CLK からの TX_CTRL のホールド時間 (5) PHY ピン上 1 2 ns
TskewT RX_D[3:0]、RX_CLK からの RX_CTRL の遅延時間 (整列モード有効) PHY ピン上 -500 0 500 ps
TskewT (Shift) RX_D[3:0]、RX_CLK からの RX_CTRL の遅延時間 (シフト・モード有効、デフォルト) (4) PHY ピン上 2.190 2.650 2.970 ns
Tcyc クロック周期 RX_CLK 7.2 8 8.8 ns
Tcyc クロック周期 TX_CLK 7.2 8 8.8 ns
Duty_G デューティ・サイクル RX_CLK 45 50 55 %
Duty_G デューティ・サイクル TX_CLK 45 50 55 %
Tr 立ち上がり時間 (20% - 80%) CL = Ctrace = 5pF 0.75 ns
Tf 立ち下がり時間 (20% - 80%) CL = Ctrace = 5pF 0.75 ns
RGMII RX のシフト・モード遅延 DLL DLL_RX_DELAY_CTRL_SL = 0 (4) 0.330 0.650 0.970 ns
DLL DLL_RX_DELAY_CTRL_SL = 1 (4) 0.580 0.900 1.220 ns
 DLL DLL_RX_DELAY_CTRL_SL = 2 (4) 0.830 1.150 1470 ns
DLL DLL_RX_DELAY_CTRL_SL = 3 (4) 1.000 1.400 1.720 ns
DLL DLL_RX_DELAY_CTRL_SL = 4 (4) 1.230 1.650 1.970 ns
DLL DLL_RX_DELAY_CTRL_SL = 5 (4) 1.490 1.990 2.220 ns
DLL DLL_RX_DELAY_CTRL_SL = 6 (4) 1.690 2.150 2.470 ns
 DLL DLL_RX_DELAY_CTRL_SL = 7 (4) 1.960 2.400 2.730 ns
 DLL DLL_RX_DELAY_CTRL_SL = 8 (4) 2.180 2.650 2.970 ns
 DLL DLL_RX_DELAY_CTRL_SL = 9 (4) 2.490 2.900 3.220 ns
RGMII シフト TX モード遅延
DLL DLL_TX_DELAY_CTRL_SL = 1 (4) (8) 0.08 0.25 0.38 ns
DLL DLL_TX_DELAY_CTRL_SL = 2 (4) (8) 0.27 0.49 0.67 ns
DLL DLL_TX_DELAY_CTRL_SL = 3 (4) (8) 0.51 0.73 0.91 ns
DLL DLL_TX_DELAY_CTRL_SL = 4 (4) (8) 0.75 0.97 1.15 ns
DLL DLL_TX_DELAY_CTRL_SL = 5 (4) (8) 0.94 1.21 1.44 ns
DLL DLL_TX_DELAY_CTRL_SL = 6 (4) (8) 1.18 1.45 1.68 ns
 DLL DLL_TX_DELAY_CTRL_SL = 7 (4) (8) 1.37 1.69 1.98 ns
DLL DLL_TX_DELAY_CTRL_SL = 8 (4) (8) 1.61 1.93 2.22 ns
DLL DLL_TX_DELAY_CTRL_SL = 9 (4) (8) 1.85 2.17 2.46 ns
DLL DLL_TX_DELAY_CTRL_SL = 10 (4) (8) 2.04 2.42 2.75 ns
DLL DLL_TX_DELAY_CTRL_SL = 11 (4) (8) 2.28 2.65 2.99 ns
DLL DLL_TX_DELAY_CTRL_SL = 12 (4) (8) 2.52 2.9 3.23 ns
SGMII トランスミッタの AC タイミング
625MHz でのクロック信号のデューティ・サイクル 48 52 %
Trise Vod 立ち上がり時間 100 200 ps
Tfall Vod 立ち下がり時間 100 200 ps
ジッタ 出力ジッタ 200 320 (7) ps
25MHz 水晶振動子の要件
周波数 25 MHz
温度と経時変化に対する周波数の許容誤差と安定性 -100 100 ppm
等価直列抵抗 100 Ω
出力クロック・タイミング (CLKOUT)
周波数 25 MHz
デューティ・サイクル (水晶振動子を接続した場合) 45 55 %
立ち上がり / 立ち下がり時間 (10% - 90%) 2.5 ns
ジッタ (RMS) (スレーブ・モード、MAC インターフェイス：SGMII) 5 ps
ジッタ (RMS) (マスタ・モード、MAC インターフェイス：SGMII) 2.4 ps
ジッタ (RMS) (スレーブ・モード、MAC インターフェイス：RGMII) 11 ps
ジッタ (RMS) (マスタ・モード、MAC インターフェイス：RGMII) 15 ps
スリープへの移行とウェークアップ
WAKE Low からスリープに入るまで、INH が Low に遷移 通常モード、MDI_Energy = FALSE sleep_en = TRUE 64 85 μs
sleep_en = True からスリープに入るまで、INH が Low に遷移 (マスタ・モード) 通常モード、WAKE = Low、MDI_Energy = FALSE 5 85 μs
sleep_en = TRUE からスリープに入るまで、INH が Low に遷移 (スレーブ・モード) 通常モード、WAKE = Low、MDI_Energy = FALSE 5000 μs
MDI のエネルギー喪失からスリープに入るまで、INH が Low に遷移 通常モード、WAKE = Low、sleep_en = TRUE 5 ms
ローカル・ウェークアップ・パルス幅 (WAKE ピン) スリープ・モード、WAKE ピン 80 µs
MDI からのウェークアップのための Send-S/Send-T パターンの継続時間 スリープ・モード、スレーブ 1.25 ms
ローカル・ウェークアップ、INH が High に遷移 スリープ・モード、WAKE ピンの立ち上がりエッジから INH の立ち上がりエッジまで 85 μs
PHY がスリープ・モードにとどまる上で MDI で許容される差動ノイズ・レベル スリープ・モード 200 mV pk-pk
有効なウェークアップのためのリンク・パートナーの VOD (5m ケーブルの場合) スリープ・モード 840 mV pk-pk
(1) 製造試験、特性評価、設計によって保証されています。
(2) 電源レール間の電源シーケンスの制約はありません。
(3) OSC クロックが遅れた場合、OSC クロックの安定化後に追加のリセットが必要です。
(4) RX および TX 遅延コードのプログラマビリティについては、レジスタ [0x0430] を参照してください。
(5) PHY は、最大 2ns のスキューを追加するため、TX_CLK から TX_D[3:0] を内部的に遅延させます。プログラマビリティについては、レジスタ [0x0430] を参照してください。
(6) 40%～55% のデューティ・サイクルの場合、最大 8ns の立ち上がり / 立ち下がり時間をサポートしています。40%～60% のデューティ・サイクルの場合、立ち上がり / 立ち下がり時間は最大 6ns です。 
(7) この最大値を 300ps に低減するため (必要な場合)、追加のレジスタ設定が利用できます。
(8) 1.8V VDDIO のデータです。