JAJSKV4
January 2021 – September 2023
DRV3233-Q1
ADVANCE INFORMATION
1
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Mechanical, Packaging, and Orderable Information
5.1
Package Option Addendum
5.2
Tape and Reel Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PHP|48
MPQF051B
サーマルパッド・メカニカル・データ
発注情報
jajskv4_oa
1
特長
車載アプリケーション向けの AEC-Q100 テスト・ガイダンス
デバイスの周囲温度:-40℃~+150℃
機能安全準拠
予定
機能安全アプリケーション向けに開発
ISO 26262 システムの設計に役立つ資料を製品リリース時に提供予定
ASIL D までを対象の決定論的対応能力
3 相ハーフブリッジ・ゲート・ドライバ
6 個の N チャネル MOSFET (NMOS) を駆動
4.5~60V の広い動作電圧範囲
ハイサイド・ゲート・ドライバのブートストラップ・アーキテクチャ
100% PWM デューティ・サイクルをサポートし、オーバードライブ電源を生成するチャージ・ポンプ
スマート・ゲート・ドライブ・アーキテクチャ
45 レベルで構成可能な最大 1000 / 2000mA (ソース / シンク) のピーク・ゲート・ドライブ電流
ローサイド電流検出アンプ
全温度範囲にわたって 1mV 未満の低入力オフセット
9 レベルの可変ゲイン
SPI ベースの詳細な構成と診断
ドライバを個別にディセーブルする DRVOFF ピン
高電圧ウェークアップ・ピン (nSLEEP)
複数の PWM インターフェイス・オプションを利用可能
6x、3x、1x PWM モード
SPI 経由の PWM
3.3V と 5V のロジック入力電圧をサポート
リセット設定用のオプションのプログラム可能な OTP
高度で構成可能な
保護機能
バッテリおよび電源電圧モニタ
位相フィードバック・コンパレータ
MOSFET V
DS
および R
sense
過電流監視
MOSFET V
GS
ゲート・フォルト監視
内部レギュレータおよびクロック・モニタ
アナログ内蔵セルフ・テスト (ABIST)
デバイス熱警告とシャットダウン
フォルト状態インジケータ・ピン