JAJSAG9M November   2005  – January 2017 DS90C124 , DS90C241

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 概要（続き）
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Requirements - Serializer
    7. 7.7 Switching Characteristics - Serializer
    8. 7.8 Switching Characteristics - Deserializer
    9. 7.9 Typical Characteristics
  8. 8 Parameter Measurement Information
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Initialization and Locking Mechanism
      2. 9.3.2 Data Transfer
      3. 9.3.3 Resynchronization
      4. 9.3.4 Pre-Emphasis
      5. 9.3.5 AC-Coupling and Termination
        1. 9.3.5.1 Receiver Termination Options
          1. 9.3.5.1.1 Option 1
            1. 9.3.5.1.1.1 Option 2
            2. 9.3.5.1.1.2 Option 3
    4. 9.4 Device Functional Modes
      1. 9.4.1 Power Down
      2. 9.4.2 Tri-State
      3. 9.4.3 Progressive Turn-On (PTO)
  10. 10Applications and Implementation
    1. 10.1 Application Information
      1. 10.1.1 Using the DS90C241 and DS90C124
      2. 10.1.2 Display Application
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 Noise Margin
        2. 10.2.2.2 Transmission Media
        3. 10.2.2.3 Live Link Insertion
      3. 10.2.3 Application Curves
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
      1. 12.1.1 LVDS Interconnect Guidelines
    2. 12.2 Layout Example
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 関連リンク
    3. 13.3 ドキュメントの更新通知を受け取る方法
    4. 13.4 コミュニティ・リソース
    5. 13.5 商標
    6. 13.6 静電気放電に関する注意事項
    7. 13.7 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 5MHz～35MHzクロック組み込みおよびDC平衡化の24:1および1:24データ転送
  • LVDS出力上の外付け抵抗によるユーザー定義のプリエンファシス駆動能力、最大10mのシールド・ツイストペア・ケーブルを駆動可能
  • トランスミッタとレシーバの両方で、並列データのクロック・エッジをユーザーが選択可能
  • 内部DC平衡化のエンコードおよびデコード(外部コーディングなしでACカップリング・インターフェイスをサポート)
  • トランスミッタとレシーバの両方を個別にパワー・ダウン制御
  • レシーバにクロックCDR (クロックおよびデータ回復)を内蔵し、外部基準クロック・ソース不要
  • すべてのコードRDL (ランダム・データ・ロック)でライブ・プラグ可能アプリケーションをサポート
  • LOCK出力フラグにより、レシーバ側でデータ整合性を保証
  • レシーバ側のRCLKとRDATAとの間でTSETUPおよびTHOLDを平衡化
  • PTO (段階的電源オン) LVCMOS出力によりEMIを低減しSSO効果を最小化
  • すべてのLVCMOS入力および制御ピンは内部プルダウン付き
  • トランスミッタとレシーバのPLL用にオンチップのフィルタを搭載
  • 温度範囲: -40℃～+105℃
  • 8kVを超えるHBM ESD耐圧
  • AEC-Q100準拠
  • 電源電圧範囲: 3.3V±10%
  • 48ピンTQFPパッケージ

2 アプリケーション

  • 車載用集中情報ディスプレイ
  • 車載用計器盤表示
  • 車載用ヘッドアップ・ディスプレイ
  • リモート・カメラ・ベースの運転支援システム

3 概要

DS90C241およびDS90C124チップセットは、24ビットのパラレル・バスを、完全に透過的な、クロック情報が埋め込まれたデータおよび制御LVDSシリアル・ストリームに変換します。この単一のシリアル・ストリームにより、パラレル・データとクロック・パスの間でスキューの問題が排除されるため、PCB上の配線およびケーブルで24ビットのデータ・バスを簡単に転送できます。これによって、データ・パスを狭くでき、PCBレイヤ、ケーブル幅、コネクタのサイズとピン数のすべてを削減できるため、システム・コストを低減できます。

製品情報(1)

型番 パッケージ 本体サイズ（公称）
DS90C124
DS90C241		 TQFP (48) 7.00mm×7.00mm
  1. 提供されているすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

    2. ブロック図

    DS90C124 DS90C241 20171901.gif

4 改訂履歴

Changes from L Revision (April 2013) to M Revision

  • Added 「ESD定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションGo
  • Deleted Lead temperature, soldering (260°C maximum) from Absolute Maximum RatingsGo
  • Added Thermal Information tableGo
  • Added Typical Characteristics (PCLK = 5 MHz and PCLK = 25 MHz plus pre-emphasis)Go

Changes from K Revision (April 2013) to L Revision

  • Changed ナショナル・セミコンダクターのデータシートのレイアウトをTIフォーマットへGo