JAJSRJ2B
September 2000 – January 2026
INA114
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
代表的特性
6
アプリケーションと実装
6.1
使用上の注意
6.1.1
ゲインの設定
6.1.2
ノイズ性能
6.1.3
オフセットのトリミング
6.1.4
入力バイアス電流のリターン パス
6.1.5
入力同相範囲
6.1.6
入力保護
6.1.7
出力電圧検出 (SOIC-16 パッケージのみ)
6.2
代表的なアプリケーション
7
デバイスおよびドキュメントのサポート
7.1
デバイスの命名規則
7.2
ドキュメントの更新通知を受け取る方法
7.3
サポート・リソース
7.4
商標
7.5
静電気放電に関する注意事項
7.6
用語集
8
改訂履歴
9
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
P|8
DW|16
サーマルパッド・メカニカル・データ
DW|16
QFND313D
発注情報
jajsrj2b_oa
jajsrj2b_pm
5
仕様
注:
TI では、このデバイスの複数の製造フローを認定済みです。性能の違いは、チップの原産拠点 (CSO) によってラベル付けされています。システムの堅牢性を確保するために、すべてのフローを考慮した設計を強く推奨します。詳細情報については、
セクション 7.1
をご覧ください。