JAJSTD8 November   2025 ISOW6441 , ISOW6442

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全関連認証
    8. 5.8  安全限界値
    9. 5.9  電気的特性 - パワー コンバータ
    10. 5.10 電源電流特性 - パワー コンバータ
    11. 5.11 電気的特性チャネル アイソレータ — VDD = 5V、VDDL = 5V、VISO=5V
    12. 5.12 電源電流特性チャネル アイソレータ — VDD、VDDL = 5V、VISO = 5V
    13. 5.13 電気的特性チャネル アイソレータ — VDD = 5V、VDDL = 5V、VISO=3.3V
    14. 5.14 電源電流特性チャネル アイソレータ — VDD、VDDL = 5V、VISO = 3.3V
    15. 5.15 電気的特性チャネル アイソレータ — VDD = 3.3V、VDDL = 3.3V、VISO = 3.3V
    16. 5.16 電源電流特性チャネル アイソレータ — VDD、VDDL = 3.3V、VISO = 3.3V
    17. 5.17 電気的特性チャネル アイソレータ — VDDL = 2.5V
    18. 5.18 電源電流特性チャネル アイソレータ — VDDL = 2.5V
    19. 5.19 スイッチング特性 — VDDL = 5V、VISO = 5V
    20. 5.20 スイッチング特性 — VDDL = 3.3V、VISO = 3.3V
    21. 5.21 スイッチング特性 — VDDL = 2.5V、VISO = 5V
    22. 5.22 スイッチング特性 — VDDL = 2.5V、VISO = 3.3V
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 電源の絶縁
      2. 7.1.2 信号絶縁
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電磁両立性 (EMC) に関する検討事項
      2. 7.3.2 パワーアップ動作とパワーダウン動作
      3. 7.3.3 保護機能
    4. 7.4 デバイスの機能モード
      1. 7.4.1 デバイス I/O 回路図
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 PCB 材料
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1.     付録：パッケージ･オプション
    2. 11.1 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.9 電気的特性 - パワー コンバータ

VDD = 5V ±10% or 3V ±10% (特に記述のない限り、推奨動作条件を超える状態で)
パラメータ テスト条件 最小値 標準値 最大値 単位
VDD = 5V、VSEL = VISO
VISO 絶縁電源電圧 IISO = 0 ～ 55mA  4.75 5 5.25 V
VISO 絶縁電源電圧 IISO = 0 ～ 110mA 4.5 5 5.5 V
VISO(LINE) DC ライン レギュレーション IISO = 55mA、VDD = 4.5V ～ 5.5V 18 mV/V
VISO(LOAD) DC 負荷レギュレーション IISO = 0 ～ 110mA 1%
EFF 最大負荷電流時の効率 IISO = 160mA、CLOAD = 0.1 µF || 10 µF;
VI = VDD (ISOW644x) VI =0V (F 接尾辞付き ISOW644x)。 		 42.5%
VISO(RIP) 絶縁型電源の出力リップル (ピーク ツー ピーク) 帯域幅 20MHz、CLOAD = 0.1 µF || 20 µF、IISO = 110mA 30 mV
IISO_SC VISO 短絡時の VDD 電源からの直流電流 VISO を GND2 に短絡 250 mA
VDD = 5V、VSEL = GND2
VISO 絶縁電源電圧 IISO = 0 ～ 70mA 3.165 3.3 3.465 V
VISO 絶縁電源電圧 IISO = 0 ～ 140mA 3 3.3 3.6 V
VISO(LINE) DC ライン レギュレーション IISO = 70mA、VDD = 4.5V ～ 5.5V 13 mV/V
VISO(LOAD) DC 負荷レギュレーション IISO = 0 ～ 140mA 1.5%
EFF 最大負荷電流時の効率 IISO = 200mA、CLOAD = 0.1 µF || 10 µF;
VI = VDD (ISOW644x) VI =0V (F 接尾辞付き ISOW644x) 		 36.3%
VISO(RIP) 絶縁型電源の出力リップル (ピーク ツー ピーク) 帯域幅 20MHz 、CLOAD = 0.01 µF || 20 µF、IISO = 110mA 25 mV
IISO_SC VISO 短絡時の VDD 電源からの直流電流 VISO を GND2 に短絡 250 mA
VDD = 3.3V、VSEL = GND2
VISO 絶縁電源電圧 IISO = 0 ～ 30mA 3.165 3.3 3.465 V
VISO 絶縁電源電圧 IISO = 0 ～ 60mA 3 3.3 3.6 V
VISO(LINE) DC ライン レギュレーション IISO = 30mA、VDD = 3.0V ～ 3.6 V 11.5 mV/V
VISO(LOAD) DC 負荷レギュレーション IISO = 0 ～ 60mA 0.8%
EFF 最大負荷電流時の効率 IISO = 90mA、CLOAD = 0.1 µF || 10 µF;
VI = VDD (ISOW644x) VI =0V (F 接尾辞付き ISOW644x)		 40%
VISO(RIP) 絶縁型電源の出力リップル (ピーク ツー ピーク) 帯域幅 20MHz、CLOAD = 0.1 µF || 20 µF、IISO = 60mA 15 mV
IISO_SC VISO 短絡時の VDD 電源からの直流電流 VISO を GND2 に短絡 150 mA