JAJSDA4H February   2013  – June 2017 LM5122

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     アプリケーション概略図
  4. 改訂履歴
  5. ピン構成および機能
    1.     ピン機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格: LM5122、LM5122Z
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  低電圧誤動作防止(UVLO)
      2. 7.3.2  高電圧VCCレギュレータ
      3. 7.3.3  発振器
      4. 7.3.4  勾配補償
      5. 7.3.5  エラー・アンプ
      6. 7.3.6  PWMコンパレータ
      7. 7.3.7  ソフトスタート
      8. 7.3.8  HOおよびLOドライバ
      9. 7.3.9  バイパス動作(VOUT = VIN)
      10. 7.3.10 サイクル単位の電流制限
      11. 7.3.11 クロック同期
      12. 7.3.12 最大デューティ・サイクル
      13. 7.3.13 過熱保護
    4. 7.4 デバイスの機能モード
      1. 7.4.1 MODE制御(強制PWMモードおよびダイオード・エミュレーション・モード)
      2. 7.4.2 モード制御(スキップ・サイクル・モードおよびパルス・スキッピング・モード)
      3. 7.4.3 ヒカップ・モードの過負荷保護
      4. 7.4.4 スレーブ・モードとSYNCOUT
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 帰還補償
      2. 8.1.2 分数調波の発振
      3. 8.1.3 インターリーブ昇圧構成
      4. 8.1.4 DCRの検出
      5. 8.1.5 出力過電圧保護
      6. 8.1.6 SEPICコンバータの概略回路図
      7. 8.1.7 非絶縁同期整流フライバック・コンバータの概略回路図
      8. 8.1.8 負から正への変換
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  WEBENCH®ツールによるカスタム設計
        2. 8.2.2.2  タイミング抵抗RT
        3. 8.2.2.3  UVLO分圧抵抗RUV2、RUV1
        4. 8.2.2.4  入力インダクタLIN
        5. 8.2.2.5  電流センス抵抗RS
        6. 8.2.2.6  電流センス・フィルタRCSFP、RCSFN、CCS
        7. 8.2.2.7  勾配補償抵抗RSLOPE
        8. 8.2.2.8  出力コンデンサCOUT
        9. 8.2.2.9  入力コンデンサCIN
        10. 8.2.2.10 VINフィルタRVIN、CVIN
        11. 8.2.2.11 ブートストラップ・コンデンサCBSTと、昇圧ダイオードDBST
        12. 8.2.2.12 VCCコンデンサCVCC
        13. 8.2.2.13 出力電圧分圧抵抗RFB1、RFB2
        14. 8.2.2.14 ソフトスタート・コンデンサCSS
        15. 8.2.2.15 再起動コンデンサCRES
        16. 8.2.2.16 ローサイド電力スイッチQL
        17. 8.2.2.17 ハイサイド電力スイッチQHと追加の並列ショットキー・ダイオード
        18. 8.2.2.18 スナバ部品
        19. 8.2.2.19 ループ補償部品CCOMP、RCOMP、CHF
      3. 8.2.3 アプリケーション曲線
  9. 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス・サポート
      1. 11.1.1 開発サポート
        1. 11.1.1.1 WEBENCH®ツールによるカスタム設計
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

分数調波の発振

ピーク電流モード・レギュレータは、50%を超えるデューティ・サイクルで動作するときに不安定な動作を示すことがあります。この動作は分数調波の発振として知られ、SWピンに広いパルスと狭いパルスが繰り返し発生することが特徴です。分数調波の発振は、検出されるインダクタ電流の上に、勾配電圧ランプ(勾配補償)を追加することで、防止できます。K ≥ 0.82~1を選択すると、入力電圧が広い範囲で変動しても、分数調波の発振は除去されます。

時間ドメイン分析では、初期位置から開始した定常状態のインダクタ電流が同じ位置に戻ります。初期摂動(dI0)により引き起こされるエンド・サイクル電流誤差(dI1)の振幅がdI0の振幅より小さい、またはdI1/dI0 > -1のとき、その摂動は数サイクル後には自然消滅します。dl1/dl0 < -1のとき、最初の摂動は消滅せず、定常状態で分数調波の発振が引き起こされます。

LM5122 Effect of Initial Pert.gifFigure 27. dl1/dl0 < -1のときの初期摂動の影響

dI1/dI0は次のように計算できます。

Equation 19. LM5122 eq31_nvs954.gif

dI1/dI0とK係数との関係を、Figure 28に図示します。

LM5122 dl1 dl0 vs K.gifFigure 28. dl1/dl0とK係数との関係

Kの絶対最小値は0.5です。K < 0.5のとき、dl1の振幅はdl0の振幅よりも大きくなり、どんな初期摂動も分数調波の発振を引き起こすことになります。K = 1のときは、どんな初期摂動も1スイッチング・サイクルで除去されます。これは、1サイクル・ダンピングと呼ばれます。-1 < dl1/dl0 < 0のときは、どんな初期摂動もアンダーダンプされます。0 < dl1/dl0 < 1のときは、どんな摂動もオーバーダンプされます。

周波数ドメインでは、変調器の伝達関数のサンプリング・ゲイン項の品質係数であるQを使用して、分数調波の発振の傾向が予測でき、次のように定義されます。

Equation 20. LM5122 eq32_nvs954.gif

QとK係数との関係を、Figure 29に示します。

LM5122 Sampling Gain Q vs K.gifFigure 29. サンプリング・ゲインのQとK係数との関係

Kに推奨される絶対最小値は0.5です。Kが0.5よりも小さい場合は、高いゲイン・ピーキングにより、fSW/2で分数調波発振が生じます。K係数の値がこれより高い場合、クロスオーバー周波数の近くに新たな位相シフトが発生する可能性がありますが、電流ループのノイズ感受性を減らす効果があります。K係数に許容される最大値は、Table 2の周波数分析数式に含まれる最大クロスオーバー周波数の式で計算できます。

Table 2. 昇圧レギュレータの周波数分析

簡略数式 包括的な数式(1)
変調器の伝達関数
LM5122 eq105_nvs954.gif
LM5122 eq37_nvs954.gif
変調器のDCゲイン (2)
LM5122 eq34_nvs954.gif
RHPゼロ (2)
LM5122 eq35_nvs954.gif
ESRゼロ
LM5122 eq36_nvs954.gif
LM5122 eq38_nvs954.gif
ESR極 考慮対象外
LM5122 eq39_nvs954.gif
支配的な負荷極
LM5122 eq40_nvs954.gif
サンプリングされたゲイン・インダクタ極 考慮対象外
LM5122 eq41_nvs954.gif
または
LM5122 eq42_nvs954.gif
品質係数 考慮対象外
LM5122 eq43_nvs954.gif
分数調波の2重極 考慮対象外
LM5122 eq44_nvs954.gif

または

LM5122 eq45_nvs954.gif
K係数 K = 1
LM5122 eq47_nvs954.gif
帰還伝達関数
LM5122 eq48_nvs954.gif
帰還DCゲイン
LM5122 eq49_nvs954.gif
中間バンドのゲイン
LM5122 eq50_nvs954.gif
低周波数のゼロ
LM5122 eq51_nvs954.gif
高周波数の極
LM5122 eq52_nvs954.gif
LM5122 eq96_nvs954.gif
開ループ応答
LM5122 eq54_nvs954.gif
LM5122 eq55_nvs954.gif
クロスオーバー周波数(3)
(開ループ帯域幅)
LM5122 eq56_nvs954.gif
グラフィック・ツールを使用
最大クロスオーバー周波数(4)
LM5122 eq57_nvs954.gif
LM5122 eq58_nvs954.gif
または
LM5122 eq59_nvs954.gif
のどちらか小さい方
包括的な数式には、インダクタの極と、電流モード制御のサンプリングの影響で引き起こされるfSW/2でのゲイン・ピーキングが含まれています。また、セラミック・コンデンサCOUT2(ESRなし)がCOUT1と並列に接続されていることが想定されています。RESR1は、COUT1のESRを表します。
マルチ位相構成では、各位相x nについてLM5122 eq60_nvs954.gifLM5122 eq61_nvs954.gifLM5122 eq62_nvs954.gif、COUT = COUTとなり、nは位相の数です。電流センス・アンプのゲインも同様です。
LM5122 eq64_nvs954.gifLM5122 eq65_nvs954.gifLM5122 eq66_nvs954.gifLM5122 eq67_nvs954.gifLM5122 eq68_nvs954.gifが想定されています。
変調器の位相特性で45°の位相シフトが発生する周波数。