優れたレイアウト手法に対して、常に関心を持つことをお勧めします。デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。
- 同相信号が差動信号と熱起電力 (EMF) に変換されないよう、2 次側アンプの両方の入力経路が対称で、ソース インピーダンスおよび容量と合っていることを確認してください。
- ノイズは、デバイスの電源ピンや回路全体を通じてアナログ回路に伝播する可能性があります。バイパス コンデンサは、アナログ回路に対して局所的に Low インピーダンスの電源を供給することにより、結合ノイズを低減します。各電源ピンとグランドの間に低 ESR 0.1µF X7R のセラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグランドに対して 1 つのバイパス コンデンサを接続します。
- VCM デカップリング容量には C0G (NP0) セラミック コンデンサを使用し、VCM ピンのできるだけ近くに配置します。
- C0G (NP0) セラミック バイパス コンデンサを、REF165 および REF25 リファレンス ピンのできるだけ近くに接続します。リファレンスを使用する場合は、ピンあたりの容量の合計を 100pF ～ 330pF にし、リファレンスを使用しない場合は 33pF にします。より大きな容量性負荷を駆動する場合は、50Ω 絶縁抵抗などのスナバ回路を使用して REFGND へ 100nF のデカップリング容量を駆動します。100Ω と 100µF のスナバ回路により、ノイズ フィルタリングを改善できます。
- 光電センシング アプリケーションの場合は、寄生インダクタンスを最小限に抑えるため、フォトダイオードを I1 ピンにできるだけ近づけて配置します。
- 入力または出力シグナル チェーンの一部である容量 (C3、C4、C5、CBIAS が実装されている場合) には、セラミック C0G (NP0) 誘電体コンデンサを使用してください。
- LOG200 のソースから入力ピンまでの電流入力配線を銅のガード配線で囲みます。ガード領域からすべての半田マスクとシルクスクリーンを除去することで、表面電荷の蓄積を減らし、表面レベルのリーケージ パスを防止します。VCM をガード電位として使用します。
- 超低電流を測定する場合、他の層から発生するリーク電流が信号パスに流れ込まないように、ガードを 3 次元方式で実装する必要があります。表面レベルの信号とガード配線の直下の層に追加のガード銅を配置し、垂直リーケージ パスから保護します。敏感な入力配線をビア フェンスで囲み、異なる層のガード銅を接続して、3 次元のガード筐体を完成させます。
- 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離した状態にすることができない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに効果的です。
- 熱接続部の数を最小限に抑えます。できれば、信号路はビアを使用せずに単一のレイヤー内で配線し、トレースはできる限り短くします。
- 主要な熱エネルギー ソースからは十分に距離を離します (消費電力が大きい回路)。それができない場合は、差動信号路のハイ サイドとロー サイドの熱エネルギー ソースの影響が一致するようにデバイスを配置します。
- サーマル パッドを PCB に半田付けします。LOG200 が熱を適切に放散してリーケージを最小限に抑えられるよう、低消費電力アプリケーションであっても、VCM に電気的に接続されたプレーンまたは大きな銅箔ポアにサーマル パッドを接続します。