JAJSSU8A October   2023  – January 2024 MSPM0G3107-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR および BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
        1. 7.9.1.1 SYSOSC の標準周波数精度
      2. 7.9.2 低周波数発振器 (LFOSC)
      3. 7.9.3 システム フェーズ ロック ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 GPAMP
      1. 7.15.1 電気的特性
      2. 7.15.2 スイッチング特性
    16. 7.16 I2C
      1. 7.16.1 I2C のタイミング図
      2. 7.16.2 I2C 特性
      3. 7.16.3 I2C フィルタ
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI タイミング図
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 TRNG
      1. 7.20.1 TRNG 電気的特性
      2. 7.20.2 TRNG スイッチング特性
    21. 7.21 エミュレーションおよびデバッグ
      1. 7.21.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G310x)
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 GPAMP
    16. 8.16 TRNG
    17. 8.17 AES
    18. 8.18 CRC
    19. 8.19 UART
    20. 8.20 I2C
    21. 8.21 SPI
    22. 8.22 CAN-FD
    23. 8.23 WWDT
    24. 8.24 RTC
    25. 8.25 タイマ (TIMx)
    26. 8.26 デバイスのアナログ接続
    27. 8.27 入力 / 出力の回路図
    28. 8.28 シリアル ワイヤ デバッグ インターフェイス
    29. 8.29 ブートストラップ ローダ (BSL)
    30. 8.30 デバイス ファクトリ定数
    31. 8.31 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.25 タイマ (TIMx)

これらのデバイスのタイマ ペリフェラルは、以下の主な機能をサポートしています。具体的な設定については 表 8-9 を参照してください。

汎用タイマ (TIMGx) 特有の機能には以下が含まれます。

  • 16 ビット タイマおよび 32 ビット タイマ、アップ、ダウン、またはアップダウンのカウント モードと反復リロード モード付き
  • 選択可能 / 構成可能なクロック ソース
  • カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
  • 以下のための 2 つの独立した CC チャネル
    • 出力の比較
    • 入力のキャプチャ
    • PWM 出力
    • ワンショット モード
  • シャドウ CC レジスタ、TIMG6、TIMG7、TIMG12で利用可能
  • シャドウ ロード レジスタ、TIMG6、TIMG7 で利用可能
  • 位置決めと移動量検出のための直交エンコーダ インターフェイス (QEI) のサポート、TIMG8 で利用可能
  • 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロス トリガをサポート
  • 割り込み / DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
  • ホール センサ入力のためのクロス トリガ イベント ロジック (TIMG8)

高度制御タイマ (TIMAx) 特有の機能には以下が含まれます。

  • 16 ビット タイマ、アップ、ダウン、またはアップダウンのカウント モードと反復リロード モード付き
  • 選択可能 / 構成可能なクロック ソース
  • カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
  • カウンタで所定のサイクル数が経過した後にのみ割り込みまたはイベントを生成する、リピート カウンタ
  • 以下のための最大 4 つの独立した CC チャネル
    • 出力の比較
    • 入力のキャプチャ
    • PWM 出力
    • ワンショット モード
  • キャプチャ / 比較イベント用の 内部の 5 番目と 6 番目の CC チャネル
  • データ保存および CC レジスタ用のシャドウ レジスタ、TIMA0 および TIMA1 で利用可能
  • 相補出力 PWM
  • デッドバンド挿入をプログラム可能な非対称 PWM
  • フォルト状況が発生したときに、ユーザー定義による安全な状態の出力信号を確保するためのフォルト処理メカニズム
  • 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロス トリガをサポート
  • 割り込みおよび DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
  • 内部イベント用の 2 つの追加キャプチャ / 比較チャネル
表 8-9 TIMx の構成
タイマ名パワー ドメイン分解能プリスケーラリピート カウンタキャプチャ / 比較チャネル位相ロードシャドウ ロードシャドウ CCデッドバンドフォルトQEI
TIMG0PD016 ビット8 ビット–2––––––
TIMG6PD116 ビット8 ビット–2–

あり

あり

–––
TIMG7PD116 ビット8 ビット–2–ありあり–––
TIMG8PD016 ビット8 ビット–2–––––あり
TIMG12PD132 ビット––2––あり–––
TIMA0PD116 ビット8 ビット8 ビット4ありありありありあり–
TIMA1PD116 ビット8 ビット8 ビット2ありありありありあり–
表 8-10 TIMxクロス トリガ マップ (PD1)
TSEL.ETSEL の選択TIMA0TIMA1TIMG6TIMG7TIMG12
0TIMA0.TRIG0TIMA0.TRIG0TIMA0.TRIG0TIMA0.TRIG0TIMA0.TRIG0
1TIMA1.TRIG0TIMA1.TRIG0TIMA1.TRIG0TIMA1.TRIG0TIMA1.TRIG0
2TIMG6.TRIG0TIMG6.TRIG0TIMG6.TRIG0TIMG6.TRIG0TIMG6.TRIG0
3TIMG7.TRIG0TIMG7.TRIG0TIMG7.TRIG0TIMG7.TRIG0TIMG7.TRIG0
4TIMG12.TRIG0TIMG12.TRIG0TIMG12.TRIG0TIMG12.TRIG0TIMG12.TRIG0
5TIMG8.TRIG0TIMG8.TRIG0TIMG8.TRIG0TIMG8.TRIG0TIMG8.TRIG0
6～15予約済み
16イベント サブスクライバ ポート 0 (FSUB0)
17イベント サブスクライバ ポート 1 (FSUB1)
18～31予約済み
表 8-11 TIMx クロス トリガ マップ (PD0)
TSEL.ETSEL の選択TIMG0TIMG8
0TIMG0.TRIG0TIMG0.TRIG0
1TIMG8.TRIG0TIMG8.TRIG0
2～15予約済み
16

イベント サブスクライバ ポート 0 (FSUB0)

17

イベント サブスクライバ ポート 1 (FSUB1)

18～31予約済み

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「TIMx」の章を参照してください。