JAJSVV5A December   2024  – June 2025 MSPM0L1116 , MSPM0L1117

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. 機能ブロック図
  6. デバイスの比較
    1. 5.1 デバイス比較表
  7. ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
      1.      11
    3. 6.3 信号の説明
      1.      13
      2.      14
      3.      15
      4.      16
      5.      17
      6.      18
      7.      19
      8.      20
      9.      21
      10.      22
      11.      23
      12.      24
      13.      25
      14.      26
    4. 6.4 未使用ピンの接続
  8. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN/SLEEP モード
      2. 7.5.2 STOP/STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 電源ランプ
      2. 7.6.2 POR および BOR
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器(SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
      3. 7.9.3 低周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 I2C
      1. 7.15.1 I2C の特性
      2. 7.15.2 I2C フィルタ
      3. 7.15.3 I2C のタイミング図
    16. 7.16 SPI
      1. 7.16.1 SPI
      2. 7.16.2 SPI タイミング図
    17. 7.17 UART
    18. 7.18 TIMx
    19. 7.19 TRNG 電気的特性
    20. 7.20 TRNG スイッチング特性
    21. 7.21 エミュレーションおよびデバッグ
      1. 7.21.1 SWD のタイミング
  9. 詳細説明
    1. 8.1  機能ブロック図
    2. 8.2  CPU
    3. 8.3  動作モード
      1. 8.3.1 動作モード別の機能
    4. 8.4  パワー マネージメント ユニット (PMU)
    5. 8.5  クロック モジュール (CKM)
    6. 8.6  DMA
    7. 8.7  イベント
    8. 8.8  メモリ
      1. 8.8.1 メモリ構成
      2. 8.8.2 ペリフェラル ファイル マップ
      3. 8.8.3 ペリフェラルの割り込みベクタ
    9. 8.9  フラッシュ メモリ
    10. 8.10 SRAM
    11. 8.11 GPIO
    12. 8.12 IOMUX
    13. 8.13 ADC
    14. 8.14 温度センサ
    15. 8.15 VREF
    16. 8.16 セキュリティ
    17. 8.17 TRNG
    18. 8.18 AESADV
    19. 8.19 キーストア
    20. 8.20 CRC-P
    21. 8.21 UART
    22. 8.22 I2C
    23. 8.23 SPI
    24. 8.24 低周波数サブシステム (LFSS)
    25. 8.25 RTC_B
    26. 8.26 IWDT_B
    27. 8.27 WWDT
    28. 8.28 タイマ (TIMx)
    29. 8.29 デバイスのアナログ接続
    30. 8.30 入力 / 出力の回路図
    31. 8.31 シリアル ワイヤ デバッグ インターフェイス
    32. 8.32 ブートストラップ ローダ (BSL)
    33. 8.33 デバイス ファクトリ定数
    34. 8.34 識別
  10. アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスの命名規則
    2. 10.2 ツールとソフトウェア
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • RHB|32
  • RGZ|48
  • RGE|24
  • PT|48
サーマルパッド・メカニカル・データ
発注情報

改訂履歴

Changes from December 1, 2024 to May 31, 2025 (from Revision * (December 2024) to Revision A (June 2025))

  • I/O 機能の一覧を修正Go
  • このデバイスが PSA-L1 認証を対象としていることを示す注を追加Go
  • 「デバイスの比較」セクションを更新し、通信ペリフェラルのインスタンスを表化Go
  • 「ピン属性」セクションを更新し、このデバイスで利用可能な IO タイプを正しく列挙し、ウェークアップ機能付きの SDIO を示す脚注を追加Go
  • 「ピン属性」表を修正し、GPIO PA2 が PINCM61 ではなく PINCM7 で制御されることを表記Go
  • 「ピン属性」表を修正し、PA15 が高駆動タイプ IO (HDIO) であることを表記Go
  • 「ピン属性」表を修正し、PB24 が標準タイプ IO (SDIO) であることを表記Go
  • 正しい接合部温度を反映して、I_VDD および I_VSS の絶対最大定格を更新し、VDD >= 2.7V の条件を削除Go
  • 「絶対最大定格」に PB24 のダイオード電流定格を追加Go
  • 「絶対最大定格」に周囲温度定格を追加Go
  • VDD 電源電圧が低いときの消費電流を低減することについて、I_VDD および I_VSS のガイドラインに脚注を追加 (例:1.62V)Go
  • 電源電流特性を、最大値と正確な標準値を追加Go
  • MHz ごとのスリープ電流の電源電流特性パラメータを追加 (32MHz で評価)Go
  • POR およびコールドブート BOR の正確な電圧スレッショルドを反映するように POR および BOR 仕様を変更Go
  • 「POR および BOR 仕様」セクションを更新し、dVDD/dt 条件の脚注を削除Go
  • フラッシュ メモリの特性を、下位 32KB セクタだけでなく、100k サイクルを適用できるようにユーザーがフラッシュ メモリの 32kB セクタを指定できるように変更Go
  • 「タイミング特性」セクションを正確な仕様値で更新し、STOP1 および STOP2 から RUN までのウェークアップ時間の仕様ラベルを修正Go
  • システム発振器の仕様を正確な値で更新Go
  • SYSOSC の標準的な周波数精度の図を削除Go
  • デバイスの VDD 動作範囲全体にすでに仕様が適用されているため、VDD 電源範囲の LFXT 仕様を削除Go
  • LFXT のスタートアップ時間を変更し、標準値 1 秒を表記Go
  • デジタル IO の電気的特性を更新し、周囲温度条件を反映Go
  • デジタル IO スイッチング特性に立ち上がり/立ち下がり時間の仕様を追加Go
  • HDIO DRV = 1 条件の脚注を追加し、高電流動作の信号スルーレートを制限Go
  • SNR および PSRRDC の ADC 仕様を更新し、最小値を削除Go
  • 温度センサ係数仕様の値を更新Go
  • I_VREF、TC_VREF、および PSRRDC 仕様値の VREF の電気的特性を変更Go
  • VREF の電気的特性から Vnoise 仕様を削除Go
  • SPI 仕様を更新し、修正されたセットアップおよびホールド タイミングの値を反映Go
  • CPU の説明セクションを更新し、メモリ保護ユニット (MPU) のサポートを表記Go
  • 精度と構成について、動作モード別にサポートされている機能を更新Go
  • DMA のセクションに詳細な DMA 機能の表を追加Go
  • 「フラッシュ メモリ」セクションを更新し、高耐久性動作のために 32kB セクタを選択できることを明記Go
  • 「SRAM」セクションの書き込み実行ユーザー動作に関する説明を更新Go
  • GPIO セクションを更新し、このデバイスには 2 つの GPIO ポート (PAx および PBx) があることを明確化Go
  • 「温度センサ」セクションを更新し、V_TRIM_0K を使用したユニットごとの TSc 計算方法の詳細を追加Go
  • 「VREF」セクションを更新し、このデバイスの VREF が正常に動作するために VREF+/- ピンにデカップリング コンデンサを必要としないことを明確化し、VREF 構成を詳述するブロック図も追加。Go
  • 「セキュリティ」セクションを更新し、このデバイスに搭載されているすべてのセキュリティ機能の一覧を追加Go
  • SPI セクションを、ULPCLK ではなく MCLK を参照するよう更新Go
  • LFSS_B および RTC_B バリアントの存在を示すため、LFSS セクションを更新Go
  • 「タイマ」セクションを更新し、各種のタイマ インスタンス タイプの機能を正しく詳述Go
  • 「メカニカル、パッケージ、および注文情報」セクションを更新し、各パッケージ バリエーションについて図を追加Go