JAJSG32D September 2018 – December 2022 OPA2828 , OPA828
PRODUCTION DATA
図 8-1 に、±10V の広い入力電圧範囲を 0V～5V に減衰するように構成された OPA828 を示します。アンプの出力範囲は、16 ビット、1MSPS の SAR ADC である ADS8860 のフルスケール入力範囲に基づいて選択されています。±15V の電源レールを使用しているため、アンプは入力範囲全体にわたって線形スイングを実現できます。この設計では、選択した ADC のアクイジション時間 290ns 以内にアンプ出力が 16 ビットにセトリングします。
信号減衰を設定するのに必要な抵抗およびコンデンサと、アンプと ADC の間に配置する電荷バケツの選択には、アナログ技術者向けカリキュレータが使用されています。入力抵抗と帰還抵抗は、-1/4 のゲイン (反転構成で 4 倍の減衰) を実現するように選択されています。VBIAS は 2V に固定されるため、出力は 0V～5V の範囲でスイングできます。図 8-2 に、この回路のセトリング・タイムのシミュレーション結果を示します。適切に機能させるためには、ADC のアクイジション・サイクルが終了する前に、アンプの出力を ±½ LSB 以内にセトリングさせる必要があります。この例では、ADS8860 を使用して、アンプの出力を ±38.15µV 以内にセトリングさせる必要があります。Verror は、アンプの予想される出力と実際の出力との差です。
帰還に 820pF のコンデンサを追加し、カットオフ周波数が 194kHz のローパス・フィルタを作成します。このフィルタにより、ADC に入力されるノイズが低減され、システムの精度が向上します。この回路の DC 伝達関数を図 8-3 に、AC 応答を図 8-4 に示します。
ADC 駆動用のアンプ構成、電荷バケット用の抵抗とコンデンサの選択、その他のシグナル・チェーンに関するトピックの詳細とトレーニングについては、TI プレシジョン・ラボを参照してください。