JAJSQQ0F september 2000 – july 2023 SN74LV21A
PRODMIX
- 1
- 1特長
- 2概要
- 3Revision History
- 4Pin Configuration and Functions
-
5Specifications
- 5.1 Absolute Maximum Ratings
- 5.2 ESD Ratings
- 5.3 Recommended Operating Conditions
- 5.4 Thermal Information
- 5.5 Electrical Characteristics
- 5.6 Switching Characteristics, VCC = 2.5 V ± 0.2 V
- 5.7 Switching Characteristics, VCC = 3.3 V ± 0.3 V
- 5.8 Switching Characteristics, VCC = 5 V ± 0.5 V
- 5.9 Noise Characteristics
- 5.10 Operating Characteristics
- 6Parameter Measurement Information
- 7Detailed Description
- 8Device and Documentation Support
- 9Mechanical, Packaging, and Orderable Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ（パッケージ｜ピン）
- D|14
- DGV|14
- DB|14
- PW|14
- NS|14
サーマルパッド・メカニカル・データ
- D|14
発注情報
2 概要
これらのデュアル 4 入力正論理 AND ゲートは、2V～5.5V VCC 動作用に設計されています。
SN74LV21A デバイスはブール関数 Y = A • B • C • D を正論理で実行します。
これらのデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディセーブルにするので、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。
パッケージ情報
| 部品番号 | パッケージ 1 | パッケージ・サイズ 2 |
|---|---|---|
| SN74LV21A | DGV (TVSOP、14) | 3.60mm × 6.4mm |
| D (SOIC、14) | 8.65mm × 6mm | |
| NS (SO、14) | 10.20mm × 7.8mm | |
| DB (SSOP、14) | 6.20mm × 7.8mm | |
| PW (TSSOP、14) | 5.00mm × 6.4mm |
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ・サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
