JAJSGU4P April 1999 – January 2019 SN74LVC2G241
PRODUCTION DATA.
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
このデュアル・バッファおよびライン・ドライバは、1.65V~5.5V の VCC で動作するよう設計されています。
SN74LVC2G241 デバイスは、3-state メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ/トランスミッタの性能と密度の両方を向上することに特化して設計されています。
NanoFree パッケージ技術は IC パッケージの概念における主要なブレークスルーであり、ダイをパッケージとして使用します。
SN74LVC2G241 デバイスは、独立した出力イネーブル (1OE、2OE) 入力を備えた 2 つの 1ビット・ライン・ドライバで構成されています。1OE が LOW、2OE が HIGH の場合、デバイスは A 入力からのデータを Y 出力に渡します。1OE が HIGH、2OE が LOW の場合、出力は高インピーダンス状態になります。
電源オンまたは電源オフ時に高インピーダンス状態になるように、OE をプルダウン抵抗経由で VCC に接続し、OE をプルダウン抵抗経由で GND に接続する必要があります。この抵抗の最小値は、ドライバの電流シンクまたは電流ソース能力によって決まります。
このデバイスは、Ioffを使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。
型番 | パッケージ | 本体サイズ(公称) |
---|---|---|
SN74LVC2G241DCT | SM8 (8) | 2.95mm×2.80mm |
SN74LVC2G241DCU | VSOOP (8) | 2.30mm×2.00mm |
SN74LVC2G241YZP | DSBGA (8) | 1.91mm×0.91mm |