JAJSPG8I August   1987  – January 2023 SN65ALS176 , SN75ALS176 , SN75ALS176A , SN75ALS176B

PRODUCTION DATA  

  1. 特長
  2. 概要
  3. 改訂履歴
  4. Pin Configuration and Functions
  5. Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  推奨動作条件
    3. 5.3  Thermal Information
    4. 5.4  Electrical Characteristics - Driver
    5. 5.5  Switching Characteristics - Driver
    6. 5.6  Switching Characteristics - Driver
    7. 5.7  Symbol Equivalents
    8. 5.8  Electrical Characteristics - Receiver
    9. 5.9  Switching Characteristics - Receiver
    10. 5.10 Switching Characteristics - Receiver
    11. 5.11 Typical Characteristics
  6. Parameter Measurement Information
  7. Detailed Description
    1. 7.1 Functional Block Diagram
    2. 7.2 Device Functional Modes
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
  9. Device and Documentation Support
    1. 9.1 Documentation Support
      1. 9.1.1 Related Documentation
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  10. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • D|8
  • P|8
サーマルパッド・メカニカル・データ
発注情報

概要

SN65ALS176 および SN75ALS176 シリーズ差動バス・トランシーバは、マルチポイント・バス伝送線路での双方向データ通信を目的として設計されています。これらのデバイスは平衡伝送線路用に設計されており、TIA/EIA-422-B、TIA/EIA-485-A、ITU 勧告 V.11 および X.27 に適合しています。

SN65ALS176 および SN75ALS176 は、3 ステートの、差動ライン・ドライバと差動入力ライン・レシーバを統合しており、このどちらも 5V 単一電源で動作します。ドライバとレシーバはそれぞれアクティブ High、アクティブ Low のイネーブルを備えており、それらのイネーブルを外部で互いに接続することで、方向制御として機能させることができます。ドライバの差動出力とレシーバの差動入力は、差動入出力 (I/O) バス・ポートを構成するように内部で接続されています。これらのポートは、ドライバがディスエーブルされている場合、または VCC = 0 の場合、バスへの負荷を最小化するように設計されています。このポートは広い正負の同相電圧範囲を持っているため、本デバイスはパーティライン・アプリケーションに適しています。

SN65ALS176 は -40℃~85℃で、SN75ALS176 は 0℃~70℃での動作が規定されています。

パッケージ情報
部品番号 パッケージ(1) 本体サイズ (公称)
SNx5ALS176 D (SOIC) 4.9mm × 3.91mm
P (PDIP) 9.81mm × 6.35mm
SN75ALS176A D (SOIC) 4.9mm × 3.91mm
P (PDIP) 9.81mm × 6.35mm
SN75ALS176B D (SOIC) 4.9mm × 3.91mm
P (PDIP) 9.81mm × 6.35mm
利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20220713-SS0I-BFBM-GXPK-N90ZQRPQCRF8-low.png
この記号は ANSI/IEEE Std 91-1984 と IEC Publication 617-12 に準拠しています。
論理記号
GUID-20220713-SS0I-LK8Q-M2R5-FHHCBMVX719F-low.png論理図 (正論理)