JAJSLH5A December   2024  – March 2025 TAS6754-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件
    3. 5.3 ESD 定格
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電源
        1. 7.3.1.1 電源シーケンス
          1. 7.3.1.1.1 パワーアップ シーケンス
          2. 7.3.1.1.2 電源オフ シーケンス
        2. 7.3.1.2 デバイスの初期化とパワーオン リセット (POR)
      2. 7.3.2 シリアル オーディオ ポート
        1. 7.3.2.1 左詰めタイミング
        2. 7.3.2.2 I2S モード
        3. 7.3.2.3 DSP モード
        4. 7.3.2.4 TDM モード
        5. 7.3.2.5 SDOUT - データ出力
        6. 7.3.2.6 デバイス クロッキング
          1. 7.3.2.6.1 クロック レート
          2. 7.3.2.6.2 クロック HALT 自動回復
          3. 7.3.2.6.3 サンプル レートの即時変更
        7. 7.3.2.7 クロック エラー処理
      3. 7.3.3 デジタル オーディオ処理
        1. 7.3.3.1 PVDD フォールドバック
        2. 7.3.3.2 ハイパス フィルタ
        3. 7.3.3.3 アナログ ゲイン
        4. 7.3.3.4 デジタル ボリューム制御
          1. 7.3.3.4.1 自動ミュート
        5. 7.3.3.5 ゲイン補償バイクワッド
        6. 7.3.3.6 低レイテンシの信号パス
        7. 7.3.3.7 フル機能の低遅延パス
      4. 7.3.4 Class-D 動作とスペクトラム拡散制御
        1. 7.3.4.1 1L 変調
        2. 7.3.4.2 高周波パルス幅変調器 (PWM)
        3. 7.3.4.3 スペクトラム拡散制御
        4. 7.3.4.4 ゲート ドライブ
        5. 7.3.4.5 パワー FET
      5. 7.3.5 負荷診断
        1. 7.3.5.1 DC 負荷診断
          1. 7.3.5.1.1 デバイス初期化時の自動 DC 負荷診断
          2. 7.3.5.1.2 Hi-Z または PLAY 中の自動 DC 負荷診断
          3. 7.3.5.1.3 DC 負荷診断の手動による開始
          4. 7.3.5.1.4 グランド短絡
          5. 7.3.5.1.5 電源への短絡
          6. 7.3.5.1.6 短絡負荷と開放負荷
        2. 7.3.5.2 ライン出力診断
        3. 7.3.5.3 AC 負荷診断
          1. 7.3.5.3.1 動作原理
          2. 7.3.5.3.2 刺激信号
          3. 7.3.5.3.3 負荷インピーダンス
          4. 7.3.5.3.4 ツイーター検出
        4. 7.3.5.4 リアルタイム負荷診断
        5. 7.3.5.5 DC 抵抗の測定
      6. 7.3.6 保護および監視
        1. 7.3.6.1 過電流制限 (サイクル バイ サイクル)
        2. 7.3.6.2 過電流シャットダウン
        3. 7.3.6.3 電流センス
        4. 7.3.6.4 DC 検出
        5. 7.3.6.5 デジタル クリップ検出
        6. 7.3.6.6 チャージ ポンプ
        7. 7.3.6.7 温度保護および監視
          1. 7.3.6.7.1 過熱シャットダウン
          2. 7.3.6.7.2 過熱警告
          3. 7.3.6.7.3 サーマル ゲイン フォールドバック
        8. 7.3.6.8 電源障害
      7. 7.3.7 ハードウェア制御ピン
        1. 7.3.7.1 FAULT ピン
        2. 7.3.7.2 PD ピン
        3. 7.3.7.3 STBY ピン
        4. 7.3.7.4 GPIO ピン
          1. 7.3.7.4.1 汎用入力
          2. 7.3.7.4.2 汎用出力
        5. 7.3.7.5 高度な GPIO 機能
          1. 7.3.7.5.1 クロックの同期
            1. 7.3.7.5.1.1 外部同期信号（GPIO sync）
            2. 7.3.7.5.1.2 オーディオシリアルクロック（SCLK）による同期
            3. 7.3.7.5.1.3 外部デバイス用のクロックソースとしての TAS6754-Q1
    4. 7.4 デバイスの機能モード
      1. 7.4.1 内部報告信号
        1. 7.4.1.1 フォルト信号
        2. 7.4.1.2 警告信号
      2. 7.4.2 デバイスの状態とフラグ
        1. 7.4.2.1 オーディオ チャネルの状態
          1. 7.4.2.1.1 シャットダウン状態
          2. 7.4.2.1.2 DEEP SLEEP 状態
          3. 7.4.2.1.3 負荷診断の状態
          4. 7.4.2.1.4 SLEEP 状態
          5. 7.4.2.1.5 Hi-Z 状態
          6. 7.4.2.1.6 PLAY 状態
          7. 7.4.2.1.7 FAULT 状態
          8. 7.4.2.1.8 自動復旧 (AUTOREC) 状態
      3. 7.4.3 フォルト イベント
        1. 7.4.3.1 電源フォルト イベント
          1. 7.4.3.1.1 DVDD パワーオン リセット (POR)
          2. 7.4.3.1.2 DVDD 低電圧フォルト
          3. 7.4.3.1.3 VBAT 過電圧フォルト
          4. 7.4.3.1.4 VBAT 低電圧フォルト
          5. 7.4.3.1.5 PVDD 過電圧フォルト
          6. 7.4.3.1.6 PVDD 低電圧フォルト
        2. 7.4.3.2 過熱シャットダウン (OTSD) イベント
        3. 7.4.3.3 過電流制限フォルト イベント
        4. 7.4.3.4 過電流シャットダウン イベント
        5. 7.4.3.5 DC フォルト イベント
        6. 7.4.3.6 クロック エラー イベント
        7. 7.4.3.7 チャージポンプの故障事象
      4. 7.4.4 警告イベント
        1. 7.4.4.1 過熱警告イベント
        2. 7.4.4.2 過電流制限警告イベント
        3. 7.4.4.3 クリップ検出警告イベント
    5. 7.5 プログラミング
      1. 7.5.1 I2C シリアル通信バス
      2. 7.5.2 I2C アドレスの選択
      3. 7.5.3 I2C バス プロトコル
      4. 7.5.4 ランダム書き込み
      5. 7.5.5 シーケンシャル書き込み
      6. 7.5.6 ランダム読み出し
      7. 7.5.7 シーケンシャル読み出し
  9. 8 アプリケーション情報に関する免責事項
    1. 8.1 アプリケーション情報
      1. 8.1.1 再構成フィルタ設計
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 BTL アプリケーション
      2. 8.2.2 電源に関する推奨事項
      3. 8.2.3 電源のデカップリング
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
        1. 8.3.1.1 サーマル パッドとヒートシンクの電気的接続
        2. 8.3.1.2 EMI に関する考慮事項
        3. 8.3.1.3 一般ガイドライン
      2. 8.3.2 レイアウト例
      3. 8.3.3 熱に関する注意事項
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

TAS6754-Q1 DKQ パッケージ56 ピン HSSOP 露出サーマル パッド付き上面図図 4-1 DKQ パッケージ56 ピン HSSOP 露出サーマル パッド付き上面図
表 4-1 ピンの機能
ピン I/O(1) 説明
名称 番号
AVDD_BYP 54 PWR 電圧レギュレータのバイパス。1µF コンデンサを AVDD_BYP から AVDD_RET に接続します
AVDD_RET 53 PWR AVDD バイパスコンデンサのリターン
BST_1P 40 PWR ハイサイド ゲートドライバ用ブートストラップ コンデンサ接続ピン
BST_2P 45 PWR ハイサイド ゲートドライバ用ブートストラップ コンデンサ接続ピン
BST_3P 17 PWR ハイサイド ゲートドライバ用ブートストラップ コンデンサ接続ピン
BST_4P 12 PWR ハイサイド ゲートドライバ用ブートストラップ コンデンサ接続ピン
CP 7 PWR チャージポンプ用メインストレージコンデンサの上部。330nF のコンデンサをピンから PVDD に接続
CPC_BOT 5 PWR チャージポンプ用フライングコンデンサの下部。100nF のコンデンサをピンから CPC_TOP ピンに接続
CPC_TOP 6 PWR チャージポンプ用フライングコンデンサの上部100nF のコンデンサをピンから CPC_BOT ピンに接続
DVDD 32 PWR DVDD 電源入力
FAULT 3 DO フォルト（アクティブ LOW、オープンドレイン）を通知、100kΩ 内部プルアップ抵抗
FSYNC 26 DI オーディオフレームクロック入力
GND 28 GND グランド
GPIO_1 23 DI/O 汎用 IO、レジスタプログラミングにより機能を設定
GPIO_2 22 DI/O 汎用 IO、レジスタプログラミングにより機能を設定
GVDD_BYP 52 PWR VBAT 入力ピンから導かれるゲート駆動電圧レギュレータ。2.2µF コンデンサを GVDD_RET に接続
GVDD_RET 4 PWR GVDD バイパスコンデンサのリターン
I2C_ADDR 35 DI I2C アドレス ピン
NC 51 NC 内部接続なし未接続のままにするか、グランドに接続。
OUT_1M 37 PWR チャネルの負の出力
OUT_1P 41 PWR チャネルの正の出力
OUT_2M 48 PWR チャネルの負の出力
OUT_2P 44 PWR チャネルの正の出力
OUT_3M 20 PWR チャネルの負の出力
OUT_3P 16 PWR チャネルの正の出力
OUT_4M 10 PWR チャネルの負の出力
OUT_4P 13 PWR チャネルの正の出力
PD 2 DI 消費電力最小化用デバイスのシャットダウン（アクティブ LOW）、110kΩ 内部プルダウン抵抗
PGND 11,18,19,38,39,46,47 GND グランド
PLL_BYP 30 PWR DVDD 入力由来の PLL 電源バイパス
PVDD 9,14,15,21,36,42,43,49 PWR PVDD 電圧入力（バッテリに接続可能）
PVDD_SNS 8 PWR センシティブな内部回路用の PVDD 入力。PVDD と同じ電圧レベルに維持
SCL 33 DI I2C クロック入力
SCLK 27 DI オーディオ入力シリアルクロック
SDA 34 DI/O I2C データ入出力
SDIN_1 25 DI チャネル 1 および 2 の TDM データ入力およびオーディオ I2S データ入力
SDOUT_1 24 DO I2S / TDM データ出力
STBY 1 DI 低消費電力 DEEP SLEEP 状態（アクティブ Low）の有効化、110kΩ 内部プルダウン抵抗
VBAT 50 PWR バッテリ電圧入力
VR_DIG_BYP 31 PWR DSP コアレギュレータ出力。1uF を GND に接続
VR_DIG_RET 29 PWR VR_DIG バイパスコンデンサのリターン
VREG_BYP 55 PWR 5V 内部電圧レギュレータ
VREG_RET 56 PWR VREG バイパスコンデンサのリターン
サーマル パッド - GND デバイスの電気的および熱的接続を提供。ヒートシンクは GND に接続する必要があります。
(1) DI = デジタル入力、DO = デジタル出力、DI/O = デジタル入力/出力、GND = グランド、NC = 接続なし、NO = 負の出力、PO = 正の出力、PWR = 電源