JAJSGL7C December   2012  – December 2018 TCA9517A

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     Device Images
      1.      概略回路図
  4. 改訂履歴
  5. 概要(続き)
  6. Pin Configuration and Functions
    1.     Pin Functions
  7. Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Requirements
    7. 7.7 I2C Interface Switching Characteristics
    8. 7.8 Typical Characteristics
  8. Parameter Measurement Information
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Two-Channel Bidirectional Buffer
      2. 9.3.2 Active-High Repeater-Enable Input
      3. 9.3.3 VOL B-Side Offset Voltage
      4. 9.3.4 Standard Mode and Fast Mode Support
      5. 9.3.5 Clock Stretching Support
    4. 9.4 Device Functional Modes
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 Clock Stretching Support
        2. 10.2.2.2 VILC and Pullup Resistor Sizing
      3. 10.2.3 Application Curve
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントの更新通知を受け取る方法
    2. 13.2 コミュニティ・リソース
    3. 13.3 商標
    4. 13.4 静電気放電に関する注意事項
    5. 13.5 Glossary
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要(続き)

B側のバッファ設計のタイプに起因して、本デバイスは、静的電圧オフセットを使用するデバイスと直列にして使用することはできません。これは、これらのデバイスがバッファされたLOW信号を有効なLOWとは認識せず、バッファされたLOWとして再伝搬しないことが理由です。

B側のドライバは、2.7V~5.5Vで動作します。この内部バッファの出力LOWレベルは約0.5Vですが、出力が内部的にLOWに駆動される場合、入力電圧は出力LOWレベルよりも70mV以上低い必要があります。より電圧の高いLOW信号は、バッファされたLOWと呼ばれます。B側のI/Oが内部でLOWに駆動されるとき、このLOWは入力によってLOWと認識されません。この機能により、入力LOW条件が解除されたとき、ロックアップ状況が発生することが防止されます。

A側のドライバは0.9V~5.5Vで動作し、より大きな電流を駆動します。これらのドライバには、バッファされたLOWの機能(すなわち静的オフセット電圧)は不要です。つまり、B側のLOW信号は、A側でほぼ0VのLOWに変換され、低電圧ロジックの小さな電圧スイングにも対応できるということです。A側の出力プルダウンがハードLOWを駆動するようにし、入力レベルを0.3×VCCAに設定することで、低電圧側の電源電圧が低いシステム(最小0.9V)でより低いLOWレベルが必要な場合にも対応できます。

複数のTCA9517AのA側を互いに接続することで、A側を共通バスとして使った各種回路配置を利用できます(図8および図9を参照)。またA側は、静的または動的オフセット電圧を持つその他の任意のバッファに直接接続できます。複数のTCA9517AをA側からB側へ直列に接続できます。この場合、オフセット電圧の増加を考慮する必要はなく、タイム・オブ・フライト遅延のみを考慮すれば十分です。B側からのバッファされたLOW電圧の関係で、TCA9517AをB側からB側に接続することはできません。B側は、立ち上がり時間アクセラレータを持つデバイスには接続できません。

VCCAは、A側の入力コンパレータに0.3×VCCAの基準電圧を供給するためと、パワー・グッド検出回路にのみ使用されます。TCA9517AのロジックとすべてのI/Oは、VCCBピンから電力が供給されます。

標準のI2Cシステムと同様に、バッファされたバスにロジックHIGHレベルを供給するにはプルアップ抵抗が必要です。TCA9517Aには、I2Cバスの標準オープン・ドレイン構成があります。これらのプルアップ抵抗の大きさはシステムに依存しますが、リピーターのそれぞれの側にプルアップ抵抗が必要です。このデバイスは、SMBusデバイスに加えて、標準モードおよびファースト・モードのI2Cデバイスとともに動作するよう設計されています。標準モードのI2Cデバイスは、一般的なI2Cシステムで3mAのみが規定されており、標準モード・デバイスと複数のマスタを使用可能です。特定の条件では、より大きな終端電流を使用できます。