JADS210 May   2026 TCAN4572-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 ESD 定格、IEC ESD、ISO 過渡仕様
    4. 5.4 推奨動作条件
    5. 5.5 熱に関する情報
    6. 5.6 電源の特性
    7. 5.7 電気的特性
    8. 5.8 タイミング要件
    9. 5.9 スイッチング特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  VDD ピン
      2. 7.3.2  VCC ピン
      3. 7.3.3  VIO ピン
      4. 7.3.4  GND
      5. 7.3.5  RST ピン
      6. 7.3.6  SPI CRC 機能
      7. 7.3.7  OSC1、OSC2 ピン、自動クロック検出
      8. 7.3.8  手動クロック選択
      9. 7.3.9  nWKRQ、nINT1 ピン
      10. 7.3.10 nINT 割り込みピン
      11. 7.3.11 CANH および CANL バス ピン
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常モード
      2. 7.4.2 スタンバイ モード
      3. 7.4.3 スリープ モード
        1. 7.4.3.1 スリープ モード：レジスタ データとアクセス
        2. 7.4.3.2 スリープ モードでの RXD_INT 要求によるバス ウェーク (BWRR)
      4. 7.4.4 テスト モード
      5. 7.4.5 フェイルセーフ機能
      6. 7.4.6 保護機能
        1. 7.4.6.1 ドライバおよびレシーバ機能
        2. 7.4.6.2 端子のフローティング
        3. 7.4.6.3 CAN TXD_INT ドミナント タイムアウト (DTO)
        4. 7.4.6.4 CAN バスの短絡電流制限
        5. 7.4.6.5 サーマル シャットダウン
        6. 7.4.6.6 低電圧誤動作防止 (UVLO) および電源オフのデバイス
          1. 7.4.6.6.1 UVCC
          2. 7.4.6.6.2 UVIO
          3. 7.4.6.6.3 故障と M_CAN コア動作：
    5. 7.5 プログラミング
      1. 7.5.1 SPI 通信
        1. 7.5.1.1 ノット チップ セレクト (nCS)：
        2. 7.5.1.2 SPI クロック入力 (SCLK)：
        3. 7.5.1.3 SPI データ入力 (SDI)：
        4. 7.5.1.4 SPI データ出力 (SDO)
        5. 7.5.1.5 SPI ヘッダ形式およびバイト順序
        6. 7.5.1.6 SPI 巡回冗長検査 (CRC)
      2. 7.5.2 MCAN CAN FD コントローラと MRAM のプログラミング
      3. 7.5.3 MRAM アロケーション
      4. 7.5.4 MCAN DMA の改善
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション設計に関する考慮事項
      1. 8.1.1 水晶振動子とクロック入力の要件
      2. 8.1.2 バスの負荷、長さ、ノード数
      3. 8.1.3 CAN の終端
        1. 8.1.3.1 終端
        2. 8.1.3.2 CAN バスのバイアス印加
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 要件の詳細
      2. 8.2.2 設計手順の詳細
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 レジスタ マップ
    1. 9.1 DEVICE_INFO_AND_SPI レジスタ
      1. 9.1.1 DEVICE_ID0 レジスタ (アドレス = 0x0) [リセット = 0x4E414354]
      2. 9.1.2 DEVICE_ID1 レジスタ (アドレス = 0x4) [リセット = 0x32373534]
      3. 9.1.3 DEVICE_REV レジスタ (アドレス = 0x8) [リセット = 0x04000300]
      4. 9.1.4 SPI_IR_STATUS レジスタ (アドレス = 0xC) [リセット = 0x00000000]
      5. 9.1.5 SPI_IE レジスタ (アドレス = 0x10) [リセット = 0x00000000]
      6. 9.1.6 SPI_CRC_CONF レジスタ (アドレス = 0x14) [リセット = 0x00000000]
      7. 9.1.7 SPI_CRC_SEED レジスタ (アドレス = 0x18) [リセット = 0x00000000]
      8. 9.1.8 SCRATCHPAD レジスタ (アドレス = 0x1C) [リセット = 0x00000000]
    2. 9.2 DEVICE_CONFIG レジスタ
      1. 9.2.1 DEV_MODE_PINS レジスタ (アドレス = 0x800) [リセット = 0x00000040]
      2. 9.2.2 TIMESTAMP_PRESCALER レジスタ (アドレス = 0x804) [リセット = 0x00000002]
      3. 9.2.3 SCRATCHPAD レジスタ (アドレス = 0x808) [リセット = 0x00000000]
      4. 9.2.4 ECC_CONFIG レジスタ (アドレス = 0x80C) [リセット = 0x00000000]
      5. 9.2.5 IP_EN_CNTRL レジスタ (アドレス = 0x814) [リセット = 0x000000X0]
      6. 9.2.6 INT_DEVICE レジスタ (アドレス = 0x820) [リセット = 0x00100000]
      7. 9.2.7 INT_MCAN レジスタ (アドレス = 0x824) [リセット = 0x00000000]
      8. 9.2.8 INT_DEVICE_EN レジスタ (アドレス = 0x830) [リセット = 0xFFFFFF01]
      9. 9.2.9 INT_DEVICE_EN レジスタ (アドレス = 0x830) [リセット = 0xFFFFFF01]
    3. 9.3 割り込み / 診断フラグおよびイネーブル フラグ レジスタ：16'h0820 ～ 16'h0830
      1. 9.3.1 割り込み (アドレス = h0820) [リセット = h00100000]
      2. 9.3.2 MCAN 割り込み (アドレス = h0824) [リセット = h00000000]
      3. 9.3.3 割り込みイネーブル (アドレス = h0830) [リセット = hFFFFFFFF]
    4. 9.4 CAN_CONTROLLER レジスタ
      1. 9.4.1  CREL レジスタ (アドレス = 0x1000) [リセット = 0x32380608]
      2. 9.4.2  ENDN レジスタ (アドレス = 0x1004) [リセット = 0x87654321]
      3. 9.4.3  DBTP レジスタ (アドレス = 0x100C) [リセット = 0x00000A33]
      4. 9.4.4  TEST レジスタ (アドレス = 0x1010) [リセット = 0x00000000]
      5. 9.4.5  RWD レジスタ (アドレス = 0x1014) [リセット = 0x00000000]
      6. 9.4.6  CCCR レジスタ (アドレス = 0x1018) [リセット = 0x00000001]
      7. 9.4.7  NBTP レジスタ (アドレス = 0x101C) [リセット = 0x06000A03]
      8. 9.4.8  TSCC レジスタ (アドレス = 0x1020) [リセット = 0x00000000]
      9. 9.4.9  TSCV レジスタ (アドレス = 0x1024) [リセット = 0x00000000]
      10. 9.4.10 TOCC レジスタ (アドレス = 0x1028) [リセット = 0xFFFF0000]
      11. 9.4.11 TOCV レジスタ (アドレス = 0x102C) [リセット = 0x0000FFFF]
      12. 9.4.12 ECR レジスタ (アドレス = 0x1040) [リセット = 0x00000000]
      13. 9.4.13 PSR レジスタ (アドレス = 0x1044) [リセット = 0x00000707]
      14. 9.4.14 TDCR レジスタ (アドレス = 0x1048) [リセット = 0x00000000]
      15. 9.4.15 IR レジスタ (アドレス = 0x1050) [リセット = 0x00000000]
      16. 9.4.16 IE レジスタ (アドレス = 0x1054) [リセット = 0x00000000]
      17. 9.4.17 ILS レジスタ (アドレス = 0x1058) [リセット = 0x00000000]
      18. 9.4.18 ILE レジスタ (アドレス = 0x105C) [リセット = 0x00000000]
      19. 9.4.19 GFC レジスタ (アドレス = 0x1080) [リセット = 0x00000000]
      20. 9.4.20 SIDFC レジスタ (アドレス = 0x1084) [リセット = 0x00000000]
      21. 9.4.21 XIDFC レジスタ (アドレス = 0x1088) [リセット = 0x00000000]
      22. 9.4.22 XIDAM レジスタ (アドレス = 0x1090) [リセット = 0x3FFFFFFF]
      23. 9.4.23 HPMS レジスタ (アドレス = 0x1094) [リセット = 0x00000000]
      24. 9.4.24 NDAT1 レジスタ (アドレス = 0x1098) [リセット = 0x00000000]
      25. 9.4.25 NDAT2 レジスタ (アドレス = 0x109C) [リセット = 0x00000000]
      26. 9.4.26 RXF0C レジスタ (アドレス = 0x10A0) [リセット = 0x00000000]
      27. 9.4.27 RXF0S レジスタ (アドレス = 0x10A4) [リセット = 0x00000000]
      28. 9.4.28 RXF0A レジスタ (アドレス = 0x10A8) [リセット = 0x00000000]
      29. 9.4.29 RXBC レジスタ (アドレス = 0x10AC) [リセット = 0x00000000]
      30. 9.4.30 RXF1C レジスタ (アドレス = 0x10B0) [リセット = 0x00000000]
      31. 9.4.31 RXF1S レジスタ (アドレス = 0x10B4) [リセット = 0x00000000]
      32. 9.4.32 RXF1A レジスタ (アドレス = 0x10B8) [リセット = 0x00000000]
      33. 9.4.33 RXESC レジスタ (アドレス = 0x10BC) [リセット = 0x00000000]
      34. 9.4.34 TXBC レジスタ (アドレス = 0x10C0) [リセット = 0x00000000]
      35. 9.4.35 TXFQS レジスタ (アドレス = 0x10C4) [リセット = 0x00000000]
      36. 9.4.36 TXESC レジスタ (アドレス = 0x10C8) [リセット = 0x00000000]
      37. 9.4.37 TXBRP レジスタ (アドレス = 0x10CC) [リセット = 0x00000000]
      38. 9.4.38 TXBAR レジスタ (アドレス = 0x10D0) [リセット = 0x00000000]
      39. 9.4.39 TXBCR レジスタ (アドレス = 0x10D4) [リセット = 0x00000000]
      40. 9.4.40 TXBTO レジスタ (アドレス = 0x10D8) [リセット = 0x00000000]
      41. 9.4.41 TXBCF レジスタ (アドレス = 0x10DC) [リセット = 0x00000000]
      42. 9.4.42 TXBTIE レジスタ (アドレス = 0x10E0) [リセット = 0x00000000]
      43. 9.4.43 TXBCIE レジスタ (アドレス = 0x10E4) [リセット = 0x00000000]
      44. 9.4.44 TXEFC レジスタ (アドレス = 0x10F0) [リセット = 0x00000000]
      45. 9.4.45 TXEFS レジスタ (アドレス = 0x10F4) [リセット = 0x00000000]
      46. 9.4.46 TXEFA レジスタ (アドレス = 0x10F8) [リセット = 0x00000000]
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
        1. 10.1.1.1 CAN トランシーバの物理層の規格：
        2. 10.1.1.2 EMC要件
        3. 10.1.1.3 準拠テストの要件
        4. 10.1.1.4 サポート ドキュメント
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 パッケージ情報
    2. 12.2 テープおよびリール情報
    3. 12.3 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.4 CAN_CONTROLLER レジスタ

CAN_Controller レジスタのメモリマップされたレジスタを、セクション 9.4に示します。セクション 9.4にないレジスタ オフセット アドレスはすべて予約済みと見なします。レジスタの内容は変更してはいけません。

CAN コントローラ

表 9-25 CAN_CONTROLLER レジスタ
アドレス略称レジスタ名セクション
0x1000CRELコア リリース レジスタセクション 9.4.1
0x1004ENDNエンディアン レジスタセクション 9.4.2
0x100CDBTPデータ ビット タイミングおよびプリスケーラ レジスタセクション 9.4.3
0x1010TESTTEST レジスタセクション 9.4.4
0x1014RWDRAM ウォッチドッグセクション 9.4.5
0x1018CCCRCC 制御レジスタセクション 9.4.6
0x101CNBTP公称ビット タイミングおよびプリスケーラ レジスタセクション 9.4.7
0x1020TSCCタイムスタンプ カウンタの設定セクション 9.4.8
0x1024TSCVタイムスタンプ カウンタ値セクション 9.4.9
0x1028TOCCタイムアウト カウンタ設定セクション 9.4.10
0x102CTOCVタイムアウト カウンタ値セクション 9.4.11
0x1040ECRエラー カウンタ レジスタセクション 9.4.12
0x1044PSRプロトコル ステータス レジスタセクション 9.4.13
0x1048TDCRトランスミッタ遅延補償レジスタセクション 9.4.14
0x1050IR割り込みレジスタセクション 9.4.15
0x1054IE割り込みイネーブルセクション 9.4.16
0x1058ILS割り込みライン選択セクション 9.4.17
0x105CILE割り込みラインの有効化セクション 9.4.18
0x1080GFCグローバル フィルタ設定セクション 9.4.19
0x1084SIDFC標準 ID フィルタの構成セクション 9.4.20
0x1088XIDFC標拡張 ID フィルタの構成セクション 9.4.21
0x1090XIDAM拡張 ID およびマスクセクション 9.4.22
0x1094HPMS高優先度メッセージ ステータスセクション 9.4.23
0x1098NDAT1新規データ 1セクション 9.4.24
0x109CNDAT2新規データ 2セクション 9.4.25
0x10A0RXF0CRx FIFO 0 構成セクション 9.4.26
0x10A4RXF0SRx FIFO 0 ステータスセクション 9.4.27
0x10A8RXF0ARx FIFO 0 アクノリッジセクション 9.4.28
0x10ACRXBCRX バッファ構成セクション 9.4.29
0x10B0RXF1CRx FIFO 1 構成セクション 9.4.30
0x10B4RXF1SRx FIFO 1 ステータスセクション 9.4.31
0x10B8RXF1ARx FIFO 1 アクノリッジセクション 9.4.32
0x10BCRXESCRx バッファ / FIFO 素子サイズの構成セクション 9.4.33
0x10C0TXBCTx バッファ構成セクション 9.4.34
0x10C4TXFQSTx FIFO / キュー ステータスセクション 9.4.35
0x10C8TXESCTx バッファ素子サイズの構成セクション 9.4.36
0x10CCTXBRPTx バッファ要求保留中セクション 9.4.37
0x10D0TXBARTx バッファの追加要求セクション 9.4.38
0x10D4TXBCRTx バッファ キャンセル要求セクション 9.4.39
0x10D8TXBTOTx バッファ送信が発生セクション 9.4.40
0x10DCTXBCFTx バッファのキャンセルが完了セクション 9.4.41
0x10E0TXBTIETx バッファ送信割り込みの有効化セクション 9.4.42
0x10E4TXBCIETx バッファ キャンセル完了割り込みの有効化セクション 9.4.43
0x10F0TXEFCTx イベント FIFO 構成セクション 9.4.44
0x10F4TXEFSTx イベント FIFO ステータスセクション 9.4.45
0x10F8TXEFATx イベント FIFO アクノリッジセクション 9.4.46

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。セクション 9.4 に、このセクションでアクセス タイプに使用しているコードを示します。

表 9-26 CAN_Controller アクセス タイプ コード
アクセス タイプコード説明
読み取りタイプ
RR読み出し
R0R読み出し
RCR
C		読み出し後
クリア
RHR
H		ハードウェアによってセットまたはクリアされる
の読み取り
RSR
S
を読み取って設定
書き込みタイプ
WW書き込み
W1CW
1C		書き込み
1 でクリア
W1SW
1S		1 を書き込むことで
セット
WPW
P		書き込み
特権アクセスが必要
リセットまたはデフォルト値
-nリセット後の値またはデフォルト値