JAJSPO2C June   2010  – January 2023 TLV320AIC3104-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 概要 (続き)
  6. 6 Device Comparison
  7. 7 Pin Configuration and Functions
  8. 8 Specifications
    1. 8.1  Absolute Maximum Ratings
    2. 8.2  ESD Ratings
    3. 8.3  Recommended Operating Conditions
    4. 8.4  Thermal Information
    5. 8.5  Electrical Characteristics
    6. 8.6  Switching Characteristics I2S/LJF/RJF Timing in Master Mode
    7. 8.7  Switching Characteristics I2S/LJF/RJF Timing in Slave Mode
    8. 8.8  Switching Characteristics DSP Timing in Master Mode
    9. 8.9  Switching Characteristics DSP Timing in Slave Mode
    10. 8.10 Typical Characteristics
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1  Audio Data Converters
      2. 9.3.2  Stereo Audio ADC
        1. 9.3.2.1 Stereo Audio ADC High-Pass Filter
      3. 9.3.3  Automatic Gain Control (AGC)
      4. 9.3.4  Stereo Audio DAC
      5. 9.3.5  Digital Audio Processing for Playback
      6. 9.3.6  Digital Interpolation Filter
      7. 9.3.7  Delta-Sigma Audio DAC
      8. 9.3.8  Audio DAC Digital Volume Control
      9. 9.3.9  Analog Output Common-mode Adjustment
      10. 9.3.10 Audio DAC Power Control
      11. 9.3.11 Audio Analog Inputs
      12. 9.3.12 Analog Input Bypass Path Functionality
      13. 9.3.13 ADC PGA Signal Bypass Path Functionality
      14. 9.3.14 Input Impedance and VCM Control
      15. 9.3.15 MICBIAS Generation
      16. 9.3.16 Analog Fully Differential Line Output Drivers
      17. 9.3.17 Analog High-Power Output Drivers
      18. 9.3.18 Short-Circuit Output Protection
      19. 9.3.19 Jack and Headset Detection
    4. 9.4 Device Functional Modes
      1. 9.4.1 Digital Audio Processing for Record Path
      2. 9.4.2 Increasing DAC Dynamic Range
      3. 9.4.3 Passive Analog Bypass During Power Down
      4. 9.4.4 Hardware Reset
    5. 9.5 Programming
      1. 9.5.1  Digital Control Serial Interface
      2. 9.5.2  I2C Control Interface
      3. 9.5.3  I2C Bus Debug in a Glitched System
      4. 9.5.4  Digital Audio Data Serial Interface
      5. 9.5.5  Right-Justified Mode
      6. 9.5.6  Left-Justified Mode
      7. 9.5.7  I2S Mode
      8. 9.5.8  DSP Mode
      9. 9.5.9  TDM Data Transfer
      10. 9.5.10 Audio Clock Generation
    6. 9.6 Register Maps
      1. 9.6.1 Output Stage Volume Controls
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Applications
      1. 10.2.1 External Speaker Driver in Infotainment and Cluster Applications
        1. 10.2.1.1 Design Requirements
        2. 10.2.1.2 Detailed Design Procedure
        3. 10.2.1.3 Application Curves
      2. 10.2.2 External Speaker Amplifier With Separate Line Outputs
        1. 10.2.2.1 Design Requirements
        2. 10.2.2.2 Detailed Design Procedure
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13Device and Documentation Support
    1. 13.1 Device Support
      1. 13.1.1 Device Nomenclature
    2. 13.2 Documentation Support
      1. 13.2.1 Related Documentation
    3. 13.3 Receiving Notification of Documentation Updates
    4. 13.4 Community Resources
    5. 13.5 Trademarks
    6. 13.6 静電気放電に関する注意事項
  14. 14Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 概要 (続き)

TLV320AIC3104-Q1 には、4 つの大電力出力ドライバと 2 つの完全差動出力ドライバが内蔵されています。大電力出力ドライバは、AC カップリング・コンデンサを使用した最大 4 チャネルのシングルエンド 16Ωヘッドホン、あるいはコンデンサレス出力構成のステレオ 16Ωヘッドホンなど、さまざまな負荷構成を駆動できます。これらのパラメータにより、TLV320AIC3104-Q1 は、インフォテインメントおよびクラスタ分野のさまざまなオーディオ・アプリケーションで、TPA3111D1-Q1 などの MCU とスピーカ・アンプの間のインターフェイスとして動作できます。

ステレオ・オーディオ DAC は 8kHz～96kHz のサンプリング・レートをサポートし、DAC パスにプログラマブル・デジタル・フィルタを備えており、3D、バス、トレブル、ミッドレンジ・エフェクト、スピーカ・イコライゼーション、32kHz、44.1kHz、48kHz の各サンプリング・レートのディエンファシスを実現します。ステレオ・オーディオ ADC は、8kHz～96kHz のサンプリング・レートをサポートし、前段に、低レベルのマイク入力に対して最大 59.5dB のアナログ・ゲインを実現できるプログラマブル・ゲイン・アンプ (PGA) または自動ゲイン制御 (AGC) 回路が搭載されています。TLV320AIC3104-Q1 は、アタック (8ms～1,408ms) とディケイ (0.05 秒～22.4 秒) の両方に対して非常に広範囲にわたるプログラマビリティを実現します。AGC 範囲が広いので、AGC を多くの種類のアプリケーションに合わせてチューニングできます。

アナログ信号処理とデジタル信号処理のどちらも必要ない場合、デバイスを特別なアナログ信号パススルー・モードに設定できます。このモードでは、パススルー動作中にほとんどのデバイスがパワーダウンするため、消費電力が大幅に削減されます。

シリアル制御バスは I2C プロトコルをサポートし、シリアル・オーディオ・データ・バスは I2S、左 / 右揃えの DSP または TDM モードにプログラムできます。高度にプログラム可能な PLL が内蔵されており、柔軟なクロック生成ができ、512kHz～50MHz の広い範囲の MCLK から、標準的なオーディオ速度のすべてをサポートしています。これには最も一般的な 12MHz、13MHz、16MHz、19.2MHz、19.68MHz のシステム・クロックが含まれるように特に注意を払っています。

TLV320AIC3104-Q1 は、2.7V～3.6V のアナログ電源、1.525V～1.95V のデジタル・コア電源、1.1V～3.6V のデジタル入出力電源で動作します。