JAJSW90 March   2025 TPS65214

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 BUCK1 コンバータ
    6. 5.6 BUCK2、BUCK3 コンバータ
    7. 5.7 汎用 LDO (LDO1、LDO2)
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  パワーアップ シーケンシング
      2. 6.3.2  パワーダウン シーケンス
      3. 6.3.3  プッシュ ボタンおよびイネーブル入力（EN/PB/VSENSE）
      4. 6.3.4  I2C コマンドによるオフ要求
      5. 6.3.5  最初の電源検出（FSD）
      6. 6.3.6  入力電圧 自動パワーアップ時のスルーレート
      7. 6.3.7  降圧コンバータ（Buck1、Buck2、Buck3）
      8. 6.3.8  リニア レギュレータ（LDO1 および LDO2）
      9. 6.3.9  SoC へのリセット（nRSTOUT）
      10. 6.3.10 割り込みピン（nINT）
      11. 6.3.11 PWM/PFM および低消費電力モード（MODE/STBY）
      12. 6.3.12 汎用入出力および電圧選択ピン（GPIO/VSEL）
      13. 6.3.13 汎用出力と nWAKEUP（GPO/nWAKEUP）
      14. 6.3.14 I2C コマンドによるリセット要求
      15. 6.3.15 レジスタ アクセス制御
      16. 6.3.16 I2C 互換インターフェイス
        1. 6.3.16.1 データの有効性
        2. 6.3.16.2 START 条件と STOP 条件
        3. 6.3.16.3 データの転送
    4. 6.4 デバイスの機能モード
      1. 6.4.1 動作モード
        1. 6.4.1.1 OFF 状態
        2. 6.4.1.2 初期化状態
        3. 6.4.1.3 アクティブ状態
        4. 6.4.1.4 STBY 状態
        5. 6.4.1.5 スリープ状態
        6.       44
        7. 6.4.1.6 フォルト処理
    5. 6.5 ユーザー レジスタ
    6. 6.6 デバイスのレジスタ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 代表的なアプリケーションの例
      2. 7.2.2 設計要件
      3. 7.2.3 詳細な設計手順
        1. 7.2.3.1 Buck1、Buck2、Buck3 の設計手順
        2. 7.2.3.2 LDO1 と LDO2 の設計手順
        3. 7.2.3.3 VSYS、VDD1P8
        4. 7.2.3.4 デジタル信号設計手順
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 付録：パッケージ オプション
    2. 10.2 テープおよびリール情報

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • VAF|24
サーマルパッド・メカニカル・データ

6.3.5 最初の電源検出（FSD）

最初の電源検出（FSD）により、EN/PB/VSENSE ピンが OFF_REQ ステータスであっても、電源電圧が印加された直後に電源オンが可能になります。FSDは、任意のオン要求構成、EN、PB、または VSENSE と組み合わせて使用でき、レジスタ MFP_2_CONFIG のビット PU_ON_FSD を設定することで有効になります。最初の電源投入時に、EN/PB/VSENSE ピンは、ピンに有効なオン要求があるかのように見なされます。VSYS が VSYSPOR_Risingスレッショルドを超えると、PMIC は

  • NVM をロードします
  • 初期化状態に入ります
  • EN/PB/VSENSE ピンの状態に関係なく電源投入シーケンスを開始します

FSD に基づく電源投入を示すために、デバイスは POWER_UP_STATUS_REG レジスタの POWER_UP_FROM_FSD ビットを設定します。このビットに基づいて nINT ピンはトグルしません。W1C を書き込むと、このビットがクリアされます。

EN/PB/VSENSE ピンは、電源投入シーケンスの最後のスロットが終了し、アクティブ状態へ有効に遷移するまで、オン要求が有効であるかのように扱われます。アクティブ状態に入った後は、デバイスはデグリッチ後の EN/PB/VSENSE ピンの状態に従います。つまり、アクティブ状態に入る前またはアクティブ状態でピンの状態が変化した場合、デバイスはそのピンの状態に従います。例えば、EN/PB/VSENSE ピンが EN として構成されている場合、デバイスはアクティブ状態に入った時点で EN ピンが（デグリッチ時間を超えて）Low であれば、電源をオフにします。ピンの状態にかかわらず、オン要求がどの程度の時間有効とみなされるかは、nRSTOUT スロットの長さ（およびその後の空スロットの長さ）によって制御され、PMIC はシーケンスの最後のスロットが終了した後にアクティブ状態に入ります。