JAJSQU5A June   2026  – August 2026 TPS7B7802-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件 - I2C 標準モード
    7. 5.7 タイミング要件 - I2C 高速モード
    8. 5.8 タイミング要件 - I2C 高速モード プラス
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  入力低電圧ロックアウト (UVLO)
      2. 6.3.2  イネーブル
      3. 6.3.3  出力電圧設定
      4. 6.3.4  ソフト スタート
      5. 6.3.5  電圧監視
      6. 6.3.6  電流監視
      7. 6.3.7  逆電流保護
      8. 6.3.8  電流制限
      9. 6.3.9  接合部温度モニタ
      10. 6.3.10 過熱保護
      11. 6.3.11 保護機能と診断機能
      12. 6.3.12 NERR ピン
      13. 6.3.13 ブランキング時間
      14. 6.3.14 スイッチ モード
    4. 6.4 デバイスの機能モード
      1. 6.4.1 通常動作
      2. 6.4.2 ドロップアウト
      3. 6.4.3 VIN < 4.5V での動作
      4. 6.4.4 無効
    5. 6.5 プログラミング
      1. 6.5.1 I2C インターフェイス
        1. 6.5.1.1 I2C のインターフェース速度
      2. 6.5.2 I2C データ転送プロトコル
        1. 6.5.2.1 開始と停止
        2. 6.5.2.2 ロジック 1 と 0
        3. 6.5.2.3 データ フォーマット
      3. 6.5.3 アドレス フレーム
      4. 6.5.4 書き込みサイクル
      5. 6.5.5 読み取りサイクル
  8. 7 レジスタ マップ
    1. 7.1 デフォルト設定
    2. 7.2 レジスタの詳細
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 入力および出力コンデンサの選択
        2. 8.2.2.2 可変デバイス フィードバック抵抗の選定
        3. 8.2.2.3 フィードフォワード コンデンサ
        4. 8.2.2.4 消費電力 (PD)
        5. 8.2.2.5 推定接合部温度
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
      2. 9.1.2 デバイスの命名規則
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1.     80

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RTJ|20
サーマルパッド・メカニカル・データ
発注情報

6.5.4 書き込みサイクル

TPS7B7802-Q1 デバイスは、四つの設定レジスタ (CFGR0-3) に値を書き込んで正しく設定する必要があります。すべてのレジスタの詳細な説明については、レジスタ マップセクションを参照してください。表 6-3に、TPS7B7802-Q1 デバイスのすべてのレジスタのアドレスおよび読み取り / 書き込み (R/W) アクセス属性を示します。表 6-3に示すレジスタのサイズは 16 ビットです。したがって、これらのレジスタは 2 バイト単位で読み取りまたは書き込み (可能な場合) を行う必要があります。

表 6-3 レジスタ マップの概要
インデックス レジスタ名 アドレス (16 進) アドレス (2 進) 読み出し / 書き込み
A3 A2 A1 A0
1 CFGR0 0 0 0 0 0 R/W
2 CFGR1 1 0 0 0 1 R/W
3 CFGR2 2 0 0 1 0 R/W
4 CFGR3 3 0 0 1 1 R/W
5 デバイス VIN のデータ レジスタ 4 0 1 0 0 R
6 Ch1VOUT のデータ レジスタ 5 0 1 0 1 R
7 Ch1IOUT-H のデータ レジスタ 6 0 1 1 0 R
8 Ch1IOUT-L のデータ レジスタ 7 0 1 1 1 R
9 接合部温度用データ レジスタ 8 1 0 0 0 R
10 デバイス VIN のデータ レジスタ 9 1 0 0 1 R
11 Ch2VOUT のデータ レジスタ A 1 0 1 0 R
12 Ch2IOUT-H のデータ レジスタ B 1 0 1 1 R
13 Ch2IOUT-L のデータ レジスタ C 1 1 0 0 R
14 ラッチ ステータス レジスタ D 1 1 0 1 R/W
15 ラン タイム ステータス レジスタ E 1 1 1 0 R
16 マスク レジスタ F 1 1 1 1 R/W

目的のターゲット デバイスをアドレス指定した後、特定のレジスタへ書き込む際には、8 ビット フレームの制御バイト 0 を使用する必要があります。図 6-6にこのフレームの構造を示し、表 6-4に各ビットの機能を示します。

TPS7B7802-Q1 制御バイト 0 の構造図 6-6 制御バイト 0 の構造
表 6-4 制御バイト 0 の説明
ビット フィールド 説明
D7 制御バイト ID

0：制御バイト 0 (このバイトはユーザーがレジスタへのデータの読み取り / 書き込みに役立ちます)。

1：制御バイト 1 (このバイトは特定の ADC 機能の実行に役立ちます)。
D6 該当なし 正常動作時は「0」である必要があります。
D5 A3

レジスタ アドレス ビット
D4 A2
D3 A1
D2 A0
D1 該当なし 正常動作時は「0」である必要があります。
D0 R/W

1：アドレス ビットに対応するアドレスを持つレジスタからのデータを読み取ることができます。

0：アドレス ビットに対応するアドレスをレジスタに書き込むことができます。

表 6-5に、TPS7B7802-Q1 デバイスの構成例を示します。図 6-7に示す構成を取得するために、四つの構成レジスタを入力するプロセスについては、表 6-5で説明します。マスク レジスタとラッチ ステータス レジスタへの書き込みも、同様に行うことができます。さまざまなターゲット値と構成レジスタ CFGR0-3 の構成に対応する 16 進数 / バイナリ コードについては、レジスタ マップセクションを参照してください。

表 6-5 設定例
パラメータ チャネル 1 チャネル 2
目標値 バイナリ コード 目標値 バイナリ コード
起動時の電流制限 200mA 0111 300mA 1011
負荷電流警告スレッショルド 310mA 1111 250mA 1100
出力電圧 12V 0110 0100 10V 0101 0000
開放負荷スレッショルド 10mA 1010 15mA 1111
電流制限 350mA 1101 400mA 1111
接合部温度警告スレッショルド 130°C 110
ADC イネーブル イネーブル 1
ランタイム / ラッチ エラー ランタイム 0
ブランキング時間 8.5ms 100
デジタル イネーブル イネーブル 1 イネーブル 1
外部フィードバック設定 なし 0 なし 0
TPS7B7802-Q1 書き込みサイクルの例図 6-7 書き込みサイクルの例

書き込みアクセス可能なレジスタは任意のシーケンスに設定でき、ストップ (または反復スタート) シーケンスはいつでも開始できます。ストップ シーケンス後に再度書込みを開始するには、ターゲット デバイスを再度アドレス指定し、前述の書き込みサイクルを繰り返す必要があります。

読み取り専用アクセス可能なレジスタにデータが書き込まれようとすると、TPS7B7802-Q1 デバイスは NACK を返します。これを図 6-8に示します。ここで、制御バイト 0 が読み取り専用レジスタ (LDO チャネル 1 の VIN レジスタ) への書き込み命令で送信され、TPS7B7802-Q1 デバイスは NACK で応答します。TPS7B7802-Q1 デバイスは、コントローラがストップを発行してから正しいアドレス フレームを発行するまで、NACK で応答を続けます。

TPS7B7802-Q1 不正な書き込みサイクル図 6-8 不正な書き込みサイクル