JAJSPC8C December   2022  – February 2024 TPSM33615 , TPSM33625

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Device Comparison Table
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 絶対最大定格
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 電気的特性
    6. 6.6 System Characteristics
    7. 6.7 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  Input Voltage Range
      2. 7.3.2  Output Voltage Selection
      3. 7.3.3  Input Capacitors
      4. 7.3.4  Output Capacitors
      5. 7.3.5  Enable, Start-Up, and Shutdown
      6. 7.3.6  External CLK SYNC (with MODE/SYNC)
        1. 7.3.6.1 Pulse-Dependent MODE/SYNC Pin Control
      7. 7.3.7  Switching Frequency (RT)
      8. 7.3.8  Power-Good Output Operation
      9. 7.3.9  Internal LDO, VCC and VOUT/FB Input
      10. 7.3.10 Bootstrap Voltage and VBOOT-UVLO (BOOT Terminal)
      11. 7.3.11 Spread Spectrum
      12. 7.3.12 Soft Start and Recovery from Dropout
        1. 7.3.12.1 Recovery from Dropout
      13. 7.3.13 Overcurrent Protection (Hiccup Mode)
      14. 7.3.14 Thermal Shutdown
    4. 7.4 Device Functional Modes
      1. 7.4.1 Shutdown Mode
      2. 7.4.2 Standby Mode
      3. 7.4.3 Active Mode
        1. 7.4.3.1 CCM Mode
        2. 7.4.3.2 Auto Mode – Light-Load Operation
          1. 7.4.3.2.1 Diode Emulation
          2. 7.4.3.2.2 Frequency Reduction
        3. 7.4.3.3 FPWM Mode – Light-Load Operation
        4. 7.4.3.4 Minimum On-Time (High Input Voltage) Operation
        5. 7.4.3.5 Dropout
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1  Custom Design With WEBENCH® Tools
        2. 8.2.2.2  Choosing the Switching Frequency
        3. 8.2.2.3  Setting the Output Voltage
        4. 8.2.2.4  Input Capacitor Selection
        5. 8.2.2.5  Output Capacitor Selection
        6. 8.2.2.6  VCC
        7. 8.2.2.7  CFF Selection
        8. 8.2.2.8  Power Good Signal
        9. 8.2.2.9  Maximum Ambient Temperature
        10. 8.2.2.10 Other Connections
      3. 8.2.3 Application Curves
    3. 8.3 Best Design Practices
    4. 8.4 Power Supply Recommendations
    5. 8.5 Layout
      1. 8.5.1 Layout Guidelines
        1. 8.5.1.1 Ground and Thermal Considerations
      2. 8.5.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Device Support
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 Development Support
        1. 9.1.2.1 Custom Design With WEBENCH® Tools
      3. 9.1.3 Device Nomenclature
    2. 9.2 Documentation Support
      1. 9.2.1 Related Documentation
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 Trademarks
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.5 電気的特性

制限値は、TJ = -40℃～125℃、VIN = 24V、VOUT = 3.3V、FSW = 1000kHz の範囲で適用されます (特に記述がない限り)。最小値および最大値の制限値は、量産テストを通して、または設計により規定されています。標準値は最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。
パラメータ テスト条件 最小値 代表値 最大値 単位
電源電圧
VIN 入力電圧立ち上がりスレッショルド 起動前 3.2 3.35 3.5 V
動作開始後 2.45 2.7 3 V
IQ_VIN 入力動作静止電流 (スイッチングなし)  TA = 25℃、VEN = 3.3V、VFB = 1.5V 1.2 µA
ISDN_VIN VIN のシャットダウン時静止電流 VEN = 0V、TA = 25℃ 0.3 µA
イネーブル
VEN_RISE EN 電圧立ち上がりスレッショルド 1.16 1.23 1.3 V
VEN_HYS EN 電圧ヒステリシス 0.275 0.353 0.404 V
VEN_WAKE EN ウェークアップ スレッショルド 0.5 0.7 1 V
ILKG-EN イネーブル ピン入力リーク電流 VEN = VIN = 24V 10 nA
内部 LDO VCC
VCC 内部 LDO VCC 出力電圧 VFB = 0V、IVCC = 1mA 3.1 3.3 3.5 V
FEEDBACK
VFB 帰還電圧 TA = 25℃、IOUT = 0A 1.0 V
VFB_ACC 帰還電圧精度 VIN 範囲、VOUT = 1V、IOUT = 0A、FSW = 200kHz -1 +1 %
IFB FB ピンへの入力電流 可変構成、VFB = 1.0V 10 nA
CURRENT
IL_HS ハイサイド スイッチ電流制限値 (TPSM33625) デューティ サイクルを 0% に近付ける 4.2 4.9 5.5 A
IL_LS ローサイド スイッチ電流制限値 (TPSM33625) 2.38 2.9 3.42 A
IL_NEG 負の電流制限値 (TPSM33625) -2 A
IPEAKMIN 最小ピーク電流制限値 (TPSM33625) 自動モード 0.6 A
IL_HS ハイサイド スイッチ電流制限値 (TPSM33615) デューティ サイクルを 0% に近付ける 2.58 3 3.42 A
IL_LS ローサイド スイッチ電流制限値 (TPSM33615) 1.44 1.75 2.06 A
IL_NEG 負の電流制限値 (TPSM33615) -2 A
IPEAKMIN 最小ピーク電流制限値 (TPSM33615) 自動モード 0.4 A
IZC ゼロクロスの電流制限値  自動モード 80 mA
VHICCUP ヒカップ モードに移行するためのレギュレートされる前の FB 電圧に対する FB 電圧の比率 ソフトスタート中以外 40 %
tW 短絡待機時間 (ソフト スタートの前の「ヒカップ」時間)(1) 30 50 75 ms
ソフト スタート
tSS 最初の SW パルスから VREF が設定点の 90% に達するまでの時間 VIN ≧ 4.2V 2 3.5 4.6 ms
パワー グッド
PGOV PG の上限 - 立ち上がり VOUT 設定の % (可変出力) 104 108 111 %
PGUV PG の下限 - 立ち下がり
VOUT 設定の % (可変出力)
 		 89 91 94.2 %
PGHYS OV の PG 上限スレッショルド ヒステリシス
VOUT 設定の %

 2 2.4 2.8 %
UV の PG 上限スレッショルド ヒステリシス
VOUT 設定の %

 2 3.3 4.6 %
VIN_PG_VALID 有効な PG 出力の入力電圧 RPGD_PU = 10kΩ、VEN = 0V 1.5 V
VPG_LOW Low レベル PG 機能出力電圧 PG ピンに 2mA のプルアップを接続、VEN = 3.3V 0.4 V
tPG_FLT_RISE PG High 信号までの遅延時間 1.35 2.5 4 ms
tRESET_FILTER 立ち下がりエッジでの PGOOD グリッチ除去遅延 25 40 75 μs
RPGD PGOOD オン抵抗 VEN = 3.3V、200uA のプルアップ電流 100 Ω
RPGD PGOOD オン抵抗 VEN = 0 V、200uA のプルアップ電流 100 Ω
スイッチング周波数
fSYNC_RANGE SYNC によるスイッチング周波数範囲 (モード / 同期バリアント) 200 2500 kHz
fADJ_RANGE RT によるスイッチング周波数範囲 (RT バリアント) 200 2200 kHz
fSW_RT1 RT によりプログラムされる 2.2MHz のスイッチング周波数  RRT= 0kΩ (RT ピンを GND に接続) 2000 2200 2300 kHz
DeltaFc 内部発振器のスペクトラム拡散による周波数の増加 / 減少 DRSS (デュアル ランダム スペクトラム拡散) ±4%
同期
VMODE_L SYNC/MODE 入力電圧の Low レベル スレッショルド 1 V
VMODE_H SYNC/MODE 入力電圧の High レベル スレッショルド 1.6 V
tPULSE_H パルスとして認識されるのに必要な High の継続時間 100 ns
tPULSE_L パルスとして認識されるのに必要な Low の継続時間 100 ns
tB 立ち上がりまたは立ち下がりエッジの後の EN のブランキング (1) 4 28 μs
tSYNC 有効なクロック信号として認識されるための HIGH/LOW レベル パルスの最大期間 6 μs
電力段
VBOOT_UVLO ハイサイド スイッチがオフになる CBOOT ピンの電圧 (SW 基準) 2.1 V
tON_MIN 最小 ON パルス幅(1) FPWM モード、VOUT = 1V、IOUT = 1A 65 75 ns
tON_MAX 最大 ON パルス幅(1) ドロップアウト時の HS タイムアウト 6 9 13 μs
tOFF_MIN 最小 OFF パルス幅 VIN = 4V、IOUT = 1A 60 85 ns
(1) パラメータは、設計、統計分析、相関パラメータの製造試験によって規定されています。実製品の検査は行っていません。