JAJSXI7A September   2025  – November 2025 UCC27834-Q1 , UCC27884-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 動的な電気的特性
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 入力段とインターロック
      2. 6.3.2 低電圧誤動作防止 (UVLO)
      3. 6.3.3 レベル シフタ
      4. 6.3.4 出力ステージ
      5. 6.3.5 低伝搬遅延とタイトにマッチングされた出力
      6. 6.3.6 HS ノード dV/dt
      7. 6.3.7 負の HS 電圧条件での動作
    4. 6.4 デバイスの機能モード
      1. 6.4.1 入力および出力論理表
      2. 6.4.2 100% デューティサイクル条件での動作
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 HI および LI ローパスフィルタ部品の選択 (RHI、RLI、CHI、CLI)
        2. 7.2.2.2 ブートストラップ コンデンサ CBOOT の選定
        3. 7.2.2.3 VDD バイパスコンデンサ (C VDD) の選択
        4. 7.2.2.4 ブートストラップ抵抗 (RBOOT) の選択
        5. 7.2.2.5 ゲート抵抗 RON/ROFF の選択
        6. 7.2.2.6 ブートストラップ ダイオードの選定
        7. 7.2.2.7 UCC278X4-Q1 の電力損失の推定
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|8
サーマルパッド・メカニカル・データ
発注情報

6.3.5 低伝搬遅延とタイトにマッチングされた出力

UCC278X4-Q1 は、入力と出力の間で 29ns (標準値) の低伝搬遅延を実現しています (図 5-2 と 図 5-3 を参照)。また、UCC278X4-Q1 は、HO チャンネルと LO チャネル間の遅延がよくマッチングされているため (最大 5ns)、動作条件にわたってより正確なデッドタイム制御が可能です (図 5-4 と 図 5-5 を参照)。