JAJSEI9B October   2017  – January 2018 UCC28056

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     スタンバイ消費電力
      1.      Device Images
        1.       アプリケーション概略図
  4. 4 改訂履歴
  5. 5 端子構成および機能
    1.     端子機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱特性
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 CrM/DCM制御原理
      2. 7.3.2 入力電圧フィードフォワード
        1. 7.3.2.1 ピーク入力電圧検出
      3. 7.3.3 バレー・スイッチングとCrM/DCMヒステリシス
        1. 7.3.3.1 バレー遅延調整
      4. 7.3.4 過渡応答高速化機能を備えたトランスコンダクタンス・アンプ
      5. 7.3.5 異常と保護
        1. 7.3.5.1 電源低電圧誤動作防止
        2. 7.3.5.2 2つの値の過電流保護
          1. 7.3.5.2.1 サイクル単位の電流制限Ocp1
          2. 7.3.5.2.2 Ocp2による重大過電流/CCM保護
        3. 7.3.5.3 出力過電圧保護
          1. 7.3.5.3.1 1次出力過電圧保護(Ovp1)
          2. 7.3.5.3.2 2次過電圧保護(Ovp2)
        4. 7.3.5.4 過熱保護動作
        5. 7.3.5.5 低入力電圧/ブラウンイン
      6. 7.3.6 大電流ドライバ
    4. 7.4 コントローラの機能モード
      1. 7.4.1 バースト・モード動作
      2. 7.4.2 ソフト・スタート
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 WEBENCH®ツールによるカスタム設計
        2. 8.2.2.2 電力段設計
          1. 8.2.2.2.1 ブースト・インダクタ設計
          2. 8.2.2.2.2 ブースト・スイッチの選定
          3. 8.2.2.2.3 ブースト・ダイオードの選定
          4. 8.2.2.2.4 出力コンデンサの選定
        3. 8.2.2.3 ZCD/CS端子
          1. 8.2.2.3.1 ZCD/CS端子波形に生じる電圧スパイク
        4. 8.2.2.4 VOSNS端子
        5. 8.2.2.5 電圧ループ補償
          1. 8.2.2.5.1 プラント・モデル
          2. 8.2.2.5.2 補償設計
      3. 8.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
      1. 10.1.1 VOSNS端子
      2. 10.1.2 ZCD/CS端子
      3. 10.1.3 VCC端子
      4. 10.1.4 GND端子
      5. 10.1.5 DRV端子
      6. 10.1.6 COMP端子
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 WEBENCH®ツールによるカスタム設計
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.3 バレー・スイッチングとCrM/DCMヒステリシス

UCC28056は最大限の効率を実現し、これによりTDCM期間中に生じる共振に関して、MOSFETのドレイン電圧が最小(バレーともいう)であるときの電力スイッチング動作が可能になります。ドレイン・ノード容量(CDE )に蓄積した電力は、その遷移時間中に電源スイッチで消費されます。バレー・スイッチングでは、動作開始前に最小限の電力がCDEに蓄積されるため、スイッチング損失を最小限に抑えることができます。TDCM期間の後、UCC28056は次の利用可能なドレイン電圧のバレーを待ってから、新しいスイッチング・サイクルを起動します。このため、実際のTDCM期間は、常にドレイン共振期間の整数倍となります。計算したTDCM期間がバレー境界を超えている場合、実際のTDCM期間の値は1共振期間分ステップアップします。このTDCM期間のステップ変動は、入力電流のステップ変動を引き起こし、TON(θ)の計算がTDCM期間のステップ変動を反映するように新しい解を求めて反復するため急速に減衰します。バレー遷移の結果生じる入力電流歪みは、COMP電圧からTDCM期間を計算することによって最小限に抑えます。COMP電圧は入力サイクルの期間にわたって若干変動するため、計算したTDCM期間は入力サイクルの期間にわたってごくわずかに変動します。

入力電流歪みは、特に入力電圧が低いときの最初のバレー(CrM)から次のバレー(DCM)動作への遷移中に大きくなります。この領域では、電源スイッチ・ボディ・ダイオードのクランピング動作によって、最初のバレー期間が延長されます。この領域では、最初のバレー(CrM)をオンにした時点で入力電流が低減します。これは、オン期間の開始時にインダクタ電流が負になるためです。入力電流の低減は、2つ目以降のバレー(DCM)動作では確認されません。これは、インダクタ電流がゼロからオン期間を開始するためです。UCC28056にはTDCM計算のヒステリシスが内蔵されているため、入力サイクルにおいてCrM/DCM遷移が繰り返される可能性はほとんどありません。そのような遷移が起こるのは、CrM/DCM境界で、COMP電圧における入力周波数の2倍のリップルが12%を上回っている場合のみです。

UCC28056 CrmDcmWfm.gifFigure 21. DCMからCrMに遷移するドレイン電圧とインダクタ電流