マルチチャネル ADC をデイジーチェーンで構成する場合は、いくつかの要件があります。これらは、デバイス ADS117L14、ADS117L18、ADS127L14、ADS127L18 に固有の要件です。以下の手順に沿って指定されていないレジスタ設定はすべて、デフォルトのリセット値になります。

レジスタ構成の設定：

1. DP_DAISY = 0b (DP_CFG1 レジスタ)。(SPI とハードウェア プログラミング モードのデフォルト設定)
2. CLK 分周器と DCLK 分周器は、1 単位での分周オプションにプログラムする必要があります。CLK_DIV[2:0] = 000b (CLK_CFG レジスタ)、DCLK_DIV[1:0] = 00b (DP_CFG2 レジスタ)。(SPI とハードウェア プログラミング モードのデフォルト設定)
3. CLK_SEL = 1b (CLK_CFG レジスタ) に設定します。フレーム同期デイジーチェーンの動作には、外部クロック動作が必要です。ハードウェア プログラミング モードでは、デフォルトで外部クロックが使用されます。SPI プログラミングでは、デフォルトで内部クロックが使用されるため、ユーザーは CLK_SEL ビットを 1 に設定する必要があります。
4. DP_TDM[1:0] (TDM モードまたはデータ レーン数) は、チェーン内のすべてのデバイスに対して同一にプログラムされます。
5. 同時書き込み動作により各デバイスを同じフレーム長でプログラムすることで、ADC への接続の複雑さを軽減できます。(すべてのデバイスについて、個別のフレーム長を 16 ビット、24 ビット、32 ビット、または 40 ビットにプログラムします)

ハードウェア構成の設定：

1. START ピンを使用してこれらのデバイスを同時に同期します。
2. START ピンの立ち上がりエッジは、データ シートのタイミング要件セクションで指定されている CLK に関連するセットアップとホールドのタイミング要件を満たす必要があります。これらが満たされていない場合、フレーム同期デイジーチェーン データが破損します。
3. 未使用の DOUT2 ピンと DOUT3 ピンには 100kΩ プルダウン抵抗を使用します。DOUT1 は、未使用の場合はフローティングのままにします。未使用の DIN ピンは GND または IOVDD に接続します。
4. マルチチャネル ADC のデジタル信号はすべて、1.8V のロジック レベルのみをサポートします。これらのデバイスは、電圧が 2.2V を超えると損傷します。

SPI プログラミング モードを使用したデイジーチェーン構成の 2 つのマルチチャネル ADC の例を 図 10-8 に示します。この構成は、2 つ以上のマルチチャネル ADC を含めるためにさらに拡張できます。

図 10-8 フレーム同期デイジーチェーンと SPI プログラミング モード

注：

1. START 信号は、CLKIN 立ち上がりエッジに対してセットアップ時間とホールド時間を満たす必要があります。
2. RESET がコントローラに接続されていない場合は、IOVDD に接続します。
3. ERROR ピンを使用する場合は、100kΩ プルアップを IOVDD に接続します。
4. DP_TDM[1:0] = 00b または 01b の場合、DOUT2 と DOUT3 の 100kΩ プルダウン抵抗を GND に接続します。
5. 未使用の DIN0 ピン、DIN1 ピン、DIN2 ピン、DIN3 ピンは、GND または IOVDD に接続する必要があります。
6. DOUT1 は常に出力であり、使用しない場合はフローティングのままにする必要があります。