JADA107 April   2026 ADC168M102R-SEP

 

  1.   1
  2.   概要
  3. 1概要
  4. 2ハードウェア プラットフォーム
  5. 3ハードウェア インターフェイス
    1. 3.1 McBSP を介した通信
      1. 3.1.1 McBSP1 を使用
      2. 3.1.2 チャネル識別
    2. 3.2 SPI と ePWM を介した通信
      1. 3.2.1 SPI と EPWM の使用
      2. 3.2.2 SPI ペリフェラルの要件
  6. 4ソフトウェア インターフェイス
    1. 4.1 McBSP の設定
    2. 4.2 SPI と ePWM の設定
    3. 4.3 ソフトウェアの流れ図
  7. 5まとめ
  8. 6参考資料

3.2.2 SPI ペリフェラルの要件

ADC168M102R-SEP は、1 つの変換サイクルを完了するために少なくとも 20 クロック サイクルが必要です。変換精度を確保したり、一定の変換速度を維持したりするには、ここで使用している SPI ペリフェラルが少なくとも 20 ビットのデータ サイズを処理する機能を備えているか、送信バッファと受信バッファと統合している場合が役に立ちます。それ以外の場合、ソフトウェアの実装では、2 つの変換部分間のアイドル時間 tIDLE が最大クロック周期 (半周期クロック モードで動作している ADC168M102R-SEP の 2μs) よりも小さいことを指定する必要があります。図 3-8 は、ADC168M102R-SEP と接続された、送受信バッファなしの 8 ビット SPI を用いた波形を示しています。

バッファなしの 8 ビット SPI を使用した ADC168M102R-SEP へのインターフェイス図 3-8 バッファなしの 8 ビット SPI を使用した ADC168M102R-SEP へのインターフェイス