JADU030A September   2014  – January 2026

 

  1.   1
  2.   説明
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1 主なシステム仕様
  8. 2 システムの説明
  9. 3 ブロック図
    1. 3.1 主な使用製品
      1. 3.1.1 DRV81646
      2. 3.1.2 ISO6441 および ISO6421
      3. 3.1.3 LM5009
      4. 3.1.4 TLC5927
  10. 4 システム設計理論
    1. 4.1 ローサイド ドライバの選択
    2. 4.2 熱管理
    3. 4.3 誘導性負荷のスイッチ オフ
    4. 4.4 電球のスイッチング
  11. 5 ハードウェアの概要
    1. 5.1 シリアル・ペリフェラル・インターフェイス (SPI)
    2. 5.2 フォルト信号
    3. 5.3 電源
    4. 5.4 出力およびフィールド電源コネクタ
  12. 6 ファームウェアの概要
    1. 6.1 データ ビット
    2. 6.2 SPI 用 GPIO
  13. 7 テスト設定
    1. 7.1 出力電流容量
    2. 7.2 立ち上がり / 立ち下がり時間、伝搬遅延
  14. 8 テスト データ
  15. 9 デザイン ファイル
    1. 9.1 回路図
    2. 9.2 部品表
    3. 9.3 PCB レイアウト
      1. 9.3.1 レイヤ プロット
      2. 9.3.2 推奨レイアウト
    4. 9.4 Altium プロジェクト
    5. 9.5 ガーバー ファイル
    6. 9.6 アセンブリの図面
    7. 9.7 ソフトウェア ファイル
  16. 10参考資料
  17. 11著者について
  18. 12改訂履歴

テスト データ

表 8-1 テスト結果
記号パラメータ条件仕様測定単位
最小値標準値最大値
VIN入力電圧通常動作10243324.5V
IIN入力電流通常動作-1550(1)14mA
VLOAD負荷電源電圧通常動作0244424.5V
ILOAD負荷電流チャネルあたり
TA = 60°C
-500600-(2)mA
チャネルあたり
TA = 25°C
-7001000-(2)mA
PLOSSチャネルあたり電源損失RL = 48Ω、VLOAD = 24V、TA = 25°C-200--(2)mW
fSWスイッチング周波数抵抗性負荷10001000Hz
誘導性負荷、
0.1H すべてのチャネル
10-(2)Hz
tRISE負荷電圧立ち上がり時間
10%..90%
RL = 48Ω、VLOAD = 24V、TA = 25°C-600-550ns
tFALL負荷電圧立ち下がり時間
90% ..10%
RL = 48Ω、VLOAD = 24V、TA = 25°C-120-125ns
tPD伝搬遅延 (ラッチから出力変更まで)RL = 48Ω、VLOAD = 24V、TA = 25°C60150200165ns
IPEAKピーク電流 (1ms)2.33.8-(2)A
PINDチャネルの各グループの誘導電力 (3)0.5-(2)J/s
LED の数と通信アクティビティによって異なります
DRV8804 のデータシートから導出された計算に基づきます。DRV81646 は、性能の向上と低温動作を実現します。
出力 Y0 ~ Y3 は 1 つのグループであり、出力 Y4 ~ Y7 は 1 つのグループです

図 8-1 および 図 8-2 において、チャネル 3 (紫色) はホスト コネクタの /CS0 信号に接続され、立ち上がりエッジでトリガします。このエッジにより、データが出力 Y0 ~ Y7 に転送されるため、出力遷移 (チャネル 4、緑) と伝搬遅延測定のタイミングをキャプチャするのに最適です。立ち下がり時間は、ドライバの出力トランジスタのスイッチング速度によって支配されます。オープン ドレイン構成のため、立ち上がり時間は、リファレンス デザインのスイッチ出力に接続された 10nF のコンデンサによって形成される RC の組み合わせ、ドライバの出力容量、出力側の 48Ω 負荷抵抗に基づきます。

TIDA-00236 立ち下がり時間図 8-1 立ち下がり時間
TIDA-00236 立ち上がり時間図 8-3 立ち上がり時間
TIDA-00236 tPD 立ち下がりエッジ図 8-2 tPD 立ち下がりエッジ
TIDA-00236 tPD 立ち上がりエッジ図 8-4 tPD 立ち上がりエッジ