JADZ002B July   2023  – December 2025 AWRL1432

 

  1.   1
  2. 1はじめに
  3. 2デバイスの命名規則
  4. 3デバイスのマーキング
  5. 4使用上の注意
    1. 4.1 電力最適化トポロジにおけるパワーアップ シーケンス
    2. 4.2 BOM 最適化トポロジにおける 1.2V デジタル LDO 出力パスのデータシート仕様への適合
  6. 5シリコン バリアント / リビジョン マップのアドバイザリ
  7. 6機能仕様に対する既知の設計例外
    1. 6.1  ANA #51
    2. 6.2  ANA #52
    3. 6.3  DIG #1
    4. 6.4  DIG #2
    5. 6.5  DIG #3
    6. 6.6  DIG #4
    7. 6.7  DIG #5
    8. 6.8  DIG #6
    9. 6.9  DIG #7
    10. 6.10 DIG #8
    11. 6.11 DIG #9
    12. 6.12 DIG #10
    13. 6.13 DIG #14
    14. 6.14 DIG #15
    15. 6.15 DIG #16
  8. 7商標
  9.   改訂履歴

6.4 DIG #2

UART：UARTA を使用して、ディープスリープ低消費電力モードからシーケンサをウェークアップすることはできません

影響を受けるリビジョン

AWRL1432 ES1.1

詳細

ユニバーサル非同期レシーバ/トランスミッタ A (UART A) を使用してディープスリープ モードからプロセッサコアをウェークアップすることはできません。現在、UART B 割り込みは、ウェイクアップ割り込みコントローラ ラインに接続されています。

回避方法

他のウェークアップ ソース (ローカル相互接続ネットワーク (LIN) /コントローラ エリア ネットワーク - フレキシブル データレート (CAN-FD) /UARTB /シリアル ペリフェラル インターフェイス (SPI) ) を使用することを推奨します

これは ES2.0 で修正されています。