8 実際の AEF の実装

図 8-1 は、単相および三相電源システム [8-11] の TPSF12C1、TPSF12C1-Q1、TPSF12C3、および TPSF12C3-Q1 スタンドアロン AEF IC ファミリを使用した FB-VSCI 構成による CM 減衰の実際の AEF 実装を示します。これらの設定は、図 3-1 の 2 段パッシブ・フィルタに似ていますが、AEF IC が CM チョークの間に配置され、CM 電流に対して低インピーダンスのシャント・パスを提供する点が異なります。

このデバイス・ファミリのセンス・ピンは、一連の Y 定格センス・コンデンサ (通常 680pF) を使用して電力線とインターフェイスし、図 8-2 の IC ブロック図に示すように、ハイパス・フィルタとシグナル・コンバイナに供給します。この IC は、ライン周波数 (50Hz または 60Hz) の AC 電圧と DM の外乱の両方を除去すると同時に、高周波 CM の外乱を増幅し、外部の調節可能なダンピング回路を使用して閉ループ安定性を維持します。

COMP1 ピンと COMP2 ピンの間の部品は、増幅ゲイン特性を設定するリード・ラグ・ネットワークを形成します。INJ のパワー・アンプの出力は、ダンピングおよび安定性ネットワーク (図 8-1 のサブスクリプト「D」リファレンス識別子を持つ部品を参照) と Y 定格の注入コンデンサ C_INJ (標準値 4.7nF) を経由して、必要なノイズ・キャンセリング信号を電力線に注入します。この IC には、フィルタリング、補償、保護回路が内蔵されています。VDD バイアス電源の範囲は 8V～16V、公称 12V で、システム・シャーシ・グランドを参照します。

2 つの CM チョークの間に配置された X コンデンサは、CM の観点では、通常は、低 MHz の周波数まで電力線の間に実質的に低インピーダンスのパスを提供します。このパスにより、1 つの注入コンデンサのみを使用して、通常はニュートラルの 1 つの電力線に電流を注入できます。三相フィルタがニュートラル線のない 3 線式システムである場合、TPSF12C3-Q1 の SENSE4 ピンはグランドに接続され、注入コンデンサは X コンデンサの人工的なスターポイント接続を介して結合されます。