JAJAA72B October 2024 – October 2025 DS90UB971-Q1
FPD-Link III および FPD-Link IV 製品ファミリの一部の FPD-Link デバイスには、FPD-Link フォワード チャネル パス内の前方誤り訂正 (FEC) 機能があります。前方エラー訂正では、チャネルの空き帯域幅を利用して、フォワード チャネルのデータ ペイロードとともにエラー訂正コード ワードを送信することで、ダウンストリームのデシリアライザが過渡的なエラーを修正できます。FEC 機能は、次のデバイスで使用できます。
次のデバイスでは FEC 機能を使用できません。
FEC 機能を利用するには、リンク ペア内のシリアライザ デバイスとデシリアライザ デバイスの両方が FEC をサポートしている必要があります。
選択可能な FEC モードは 3 つあり、それぞれ挿入される誤り訂正符号 (ECC) のコード サイズが異なります。
FEC がイネーブルのとき、シリアライザは複数の (X) データ フレームを送信し、その後に ECC を含む複数の (Y) フレームを順に送信します。誤り訂正コード チャンク (Y) は、CSI-2 データ、GPIO データ、I2C データを保護します。これにより、デシリアライザが 2 ビットのエラーを検出し、CSI-2 データのパケット ヘッダー内のデータ保護と同様に、データ チャンク (X) 内の 1 ビットエラーを訂正できます。
各 FEC モードでは、130 フレームの DCA シーケンス内で送信される (X) データ フレームと (Y) ECC フレームの比率が定義されています。6 ビット モードでは、データが小さなチャンクで保護されますが、訂正コードがより頻繁に送信されます。8 ビット モードでは、データがより大きなチャンクで保護され、訂正コードの送信頻度は少なくなります。この比率は次のように定義されます。
| FEC モード | データ フレーム (X) の数 | ECC フレーム (Y) の数 | DCA シーケンスあたりの ECC フレームの数 | DCA シーケンスあたりのデータ フレームの数 | FEC オーバーヘッド |
|---|---|---|---|---|---|
| 6 ビット | 20 | 6 | 30 | 100 | 23% |
| 7 ビット | 36 と 37 を交互に送信 | 7 | 21 | 109 | 16% |
| 8 ビット | 57 | 8 | 16 | 114 | 12% |
FEC オーバーヘッドにより、FPD-Link のフォワード チャネル パイプラインでビデオに使用できるペイロード能力が減少します。FEC がイネーブルになった後のリンクビデオ帯域幅が、アプリケーションの必要を満たすことを確認するよう注意する必要があります。
| デバイス | FPD-Link のレート (Gbps) | 最大 CSI-2 帯域幅 (Gbps) | FEC モード | FEC がイネーブルなときの最大 CSI-2 帯域幅 (Gbps) |
|---|---|---|---|---|
| DS90UB971-Q1 | 7.55 | 6 | 6 ビット | 4.8 |
| DS90UB971-Q1 | 7.55 | 6 | 7 ビット | 5.1 |
| DS90UB971-Q1 | 7.55 | 6 | 8 ビット | 5.3 |
| DS90UB953-Q1 | 4 | 3.2 | 6 ビット | 2.6 |
| DS90UB953-Q1 | 4 | 3.2 | 7 ビット | 2.7 |
| DS90UB953-Q1 | 4 | 3.2 | 8 ビット | 2.8 |
| DS90UB935-Q1 | 4 | 2.528 | 6 ビット | 2.528 (2.528Gbps と 3.2Gbps/1.23 の小さいほう) |
| DS90UB935-Q1 | 4 | 2.528 | 7 ビット | 2.528 (2.528Gbps と 3.2Gbps/1.16 の小さいほう) |
| DS90UB935-Q1 | 4 | 2.528 | 8 ビット | 2.528 (2.528Gbps と 3.2Gbps/1.12 の小さいほう) |
FEC 機能をイネーブルにするには、デシリアライザ レジスタ 0x4A (ポート固有) を設定します。
デシリアライザは、FEC モードに移行するよう、シリアライザにバック チャネルで自動的に通知します。