3 ロジック シンボルの生成

内部の 25MHz OSC は、内部のプリデバイダ OSC/2 によって生成される 12.5MHz を含む必要なすべてのクロック信号を生成します。これをカウンタと組み合わせることで、RGB LED が必要とする 800KHz の時間基準を生成できます。

クロック信号は設計上対称ではないため、TPLD の内部遅延を適切に設定することで、T0H および T1H をそれぞれ 350nS および 800nS で生成できます。必要なシンボル周期が実際に生成されるので、T0L および T1L のタイミングを制御する必要はありません。図 3-1に、時間基準とロジック シンボルの生成に必要な素子を示します。

図 3-2 に、ロジック シンボルのタイミングをすべて生成する TPLD デバイスのロジック アナライザ上のスクリーン キャプチャを示します。ロジック マルチプレクサは、両方のシンボルを入力とし、生成する色に応じて他の回路セクションが生成する選択信号を使用します。