JAJS311E February   2008  – September 2025 TPS51200

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  シンクおよびソース レギュレータ (VO ピン)
      2. 6.3.2  リファレンス入力 (REFIN ピン)
      3. 6.3.3  リファレンス出力 (REFOUT ピン)
      4. 6.3.4  ソフト スタート シーケンス
      5. 6.3.5  イネーブル制御 (EN ピン)
      6. 6.3.6  パワーグッド機能 (PGOOD ピン)
      7. 6.3.7  電流保護 (VO ピン)
      8. 6.3.8  UVLO 保護 (VIN ピン)
      9. 6.3.9  サーマル シャットダウン
      10. 6.3.10 起動およびシャットダウンのトラッキング
      11. 6.3.11 VTT DIMM アプリケーション向け出力許容範囲の考慮事項
      12. 6.3.12 DDR2 アプリケーションにおける REFOUT (VREF) の考慮事項
    4. 6.4 デバイスの機能モード
      1. 6.4.1 低入力電圧アプリケーション
      2. 6.4.2 S3 および擬似 S5 をサポート
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 入力電圧コンデンサ
        2. 7.2.2.2 VLDO 入力コンデンサ
        3. 7.2.2.3 出力コンデンサ
      3. 7.2.3 アプリケーション曲線
    3. 7.3 システム例
      1. 7.3.1 3.3VIN、DDR2 構成
      2. 7.3.2 2.5VIN、DDR3 構成
      3. 7.3.3 3.3VIN、LP DDR3 または DDR4 構成
      4. 7.3.4 3.3VIN、DDR3 トラッキング構成
      5. 7.3.5 3.3VIN、LDO 構成
      6. 7.3.6 LFP を使用した 3.3VIN、DDR3 構成
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
      3. 7.5.3 熱設計の検討事項
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 評価基板
        2. 8.1.1.2 SPICE モデル
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

5.5 電気的特性

自由気流での推奨温度範囲内、VVIN = 3.3V、VVLDOIN = 1.8V、VREFIN = 0.9V、VVOSNS = 0.9V、VEN = VVIN、COUT = 3×10μF と回路を図 7-1 に示します。(特に記述のない限り)
パラメータ テスト条件 最小値 標準値 最大値 単位
電源電流
IIN 電源電流 TA = 25°C、VEN = 3.3V、負荷なし 0.7 1 mA
IIN(SDN) シャットダウン電流 TA = 25°C、VEN = 0V、VREFIN = 0、
無負荷		 65 80 μA
TA = 25°C、VEN = 0V、VREFIN > 0.4V、無負荷 200 400
ILDOIN VLDOIN の電源電流 TA = 25°C、VEN = 3.3V、負荷なし 1 50 μA
ILDOIN(SDN) VLDOIN のシャットダウン電流 TA = 25°C、VEN = 0V、負荷なし 0.1 50 μA
入力電流
IREFIN 入力電流、REFIN VEN = 3.3 V 1 μA
VO 出力
VVOSNS 出力 DC 電圧、VO VREFOUT = 1.25V (DDR1)、IO = 0A 1.25 V
-15 15 mV
VREFOUT = 0.9V (DDR2)、IO = 0A 0.9 V
-15 15 mV
VREFOUT = 0.75V (DDR3)、IO = 0A 0.75 V
-15 15 mV
VREFOUT = 0.675V (DDR3L)、IO = 0A 0.675 V
-15 15 mV
VREFOUT = 0.6V (DDR4)、IO = 0A 0.6 V
-15 15 mV
VVOTOL REFOUT に対する出力電圧許容誤差 –2A < IVO < 2A -25 25 mV
IVOSRCL VO ソース電流制限 REFOUT を基準として、
VOSNS = 90% × VREFOUT		 3 4.5 A
IVOSNCL VO シンク電流制限 REFOUTを基準とする場合、
VOSNS = 110% × VREFOUT		 3.5 5.5 A
IDSCHRG 放電電流 VO VREFIN = 0V、VVO = 0.3V、VEN = 0V,、TA = 25°C 18 25 Ω
パワーグッド コンパレータ
VTH(PG) VO PGOOD スレッショルド REFOUT を基準とした PGOOD ウィンドウの下限スレッショルド -23.5% -20% -17.5%
REFOUT を基準とした PGOOD ウィンドウの上限スレッショルド 17.5% 20% 23.5%
PGOOD ヒステリシス 5%
tPGSTUPDLY PGOOD スタートアップ遅延 起動時の立ち上がりエッジにおいて、VOSNS が REFOUT の ±15% 以内 2 ms
VPGOODLOW 出力 LOW 電圧 ISINK = 4mA 0.4 V
tPBADDLY PGOOD 異常時遅延 VOSNS が ±20% の PGOOD ウィンドウの外にあります 10 μs
IPGOODLK リーク電流(1) VOSNS = VREFIN (PGOOD 高インピーダンス)、VPGOOD = VVIN + 0.2V 1 μA
REFIN と REFOUT
VREFIN REFIN 電圧範囲 0.5 1.8 V
VREFINUVLO REFIN 低電圧誤動作防止 REFIN 立ち上がり 360 390 420 mV
VREFINUVHYS REFIN 低電圧誤動作防止ヒシテリス 20 mV
VREFOUT REFOUT 電圧 REFIN V
VREFOUTTOL VREFINに対する REFOUT 電圧の許容誤差 –1mA < IREFOUT < 1mA、
VREFIN = 1.25V		 -12 12 mV
–1mA < IREFOUT < 1mA、
VREFIN = 0.9V		 -12 12
–1mA < IREFOUT < 1mA、
VREFIN = 0.75V		 -12 12
–1mA < IREFOUT < 1mA、
VREFIN = 0.675V		 -12 12
–1mA < IREFOUT < 1mA、
VREFIN = 0.6V		 -12 12
IREFOUTSRCL REFOUT のソース電流制限 VREFOUT = 0V 10 40 mA
IREFOUTSNCL REFOUT シンク電流制限 VREFOUT = 0V 10 40 mA
UVLO および EN ロジック スレッショルド
VVINUVVIN UVLO スレッショルド ウェークアップ、TA = 25°C 2.2 2.3 2.375 V
ヒステリシス 50 mV
VENIH High レベル入力電圧 イネーブル 1.7 V
VENIL Low レベル入力電圧 イネーブル 0.3
VENYST ヒステリシス電圧 イネーブル 0.5
IENLEAK ロジック入力リーク電流 EN、TA = 25°C -1 1 μA
サーマル シャットダウン
TSON サーマル シャットダウンのスレッショルド(1) シャットダウン温度 150 °C
ヒステリシス 25
(1) 設計により保証されています。実製品の検査は行っていません。