JAJSCZ6G March   2017  – August 2021 ISOW7840 , ISOW7841 , ISOW7842 , ISOW7843 , ISOW7844

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. 概要 (続き)
  6. ピン構成および機能
    1.     端子機能
  7. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電力定格
    6. 7.6  絶縁仕様
    7. 7.7  安全関連認証
    8. 7.8  安全限界値
    9. 7.9  電気的特性ー 5V 入力、5V 出力
    10. 7.10 電源電流特性— 5V 入力、5V 出力
    11. 7.11 電気的特性ー 3.3V 入力、5V 出力
    12. 7.12 電源電流特性— 3.3V 入力、5V 出力
    13. 7.13 電気的特性ー 5V 入力、3.3V 出力
    14. 7.14 電源電流特性— 5V 入力、3.3V 出力
    15. 7.15 電気的特性ー 3.3V 入力、3.3V 出力
    16. 7.16 電源電流特性ー 3.3V 入力、3.3V 出力
    17. 7.17 スイッチング特性 - 5V 入力、5V 出力
    18. 7.18 スイッチング特性 - 3.3V 入力、5V 出力
    19. 7.19 スイッチング特性 - 5V 入力、3.3V 出力
    20. 7.20 スイッチング特性 - 3.3V 入力、3.3V 出力
    21. 7.21 絶縁特性曲線
    22. 7.22 代表的特性
  8. パラメータ測定情報
  9. 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 電磁両立性 (EMC) に関する検討事項
      2. 9.3.2 パワーアップ動作とパワーダウン動作
      3. 9.3.3 過電流制限、過熱保護
    4. 9.4 デバイスの機能モード
      1. 9.4.1 デバイス I/O 回路図
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
      3. 10.2.3 アプリケーション曲線
        1. 10.2.3.1 絶縁寿命
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 PCB 材料
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 デバイスのサポート
      1. 13.1.1 開発サポート
    2. 13.2 ドキュメントのサポート
      1. 13.2.1 関連資料
    3. 13.3 関連リンク
    4. 13.4 ドキュメントの更新通知を受け取る方法
    5. 13.5 サポート・リソース
    6. 13.6 商標
    7. 13.7 Electrostatic Discharge Caution
    8. 13.8 Glossary
  14. 14メカニカル、パッケージ、および注文情報

電気的特性ー 5V 入力、5V 出力

VCC = 5V ± 10%、SEL と VISO を短絡 (特に記述のない限り、推奨動作条件で動作)
パラメータテスト条件最小値標準値最大値単位
VISO絶縁電源電圧外部 IISO = 0~50mA4.755.075.43V
外部 IISO = 0~130mA4.55.075.43
VISO(LINE)DC ライン・レギュレーションIISO = 50mA、VCC = 4.5V~5.5V2mV/V
VISO(LOAD)DC 負荷レギュレーションIISO = 0~130mA1%
EFF最大負荷電流時の効率IISO = 130mA、CLOAD = 0.1µF || 10µF、
VI = VSI (ISOW784x)、 I = 0V (接尾辞 F 付きの ISOW784x)
53%
VCC+(UVLO)VCC、VISO の正方向 UVLO スレッショルド2.7V
VCC–(UVLO)VCC、VISO の負方向 UVLO スレッショルド2.1V
VHYS (UVLO)VCC、VISO の UVLO スレッショルド・ヒステリシス0.2V
VITH入力ピンの立ち上がりスレッショルド0.7VSI
VITL入力ピンの立ち下がりスレッショルド0.3VSI
VI(HYS)入力ピン・スレッショルドのヒステリシス (INx)0.1VSI
IILLOW レベル入力電流INx または SELで VIL = 0 のとき –10µA
IIHHIGH レベル入力電流INx または SELで VIH = VSI(1) のとき10µA
VOHHIGH レベル出力電圧IO = -4mA、図 8-1 を参照VSO(1) – 0.4VSO – 0.2V
VOLLOW レベル出力電圧IO = 4mA、図 8-1 を参照0.20.4V
CMTI同相過渡耐性 VI = VSI または 0V、VCM = 1000V、図 8-2 を参照してください100kV/us
ICC_SCVISO 短絡時の電源からの DC 電流VISO と GND2 を短絡137mA
VISO(RIP)絶縁型電源の出力リップル (ピーク・ツー・ピーク)帯域幅 20MHz、CLOAD = 0.1µF || 20µF、IISO = 130mA100mV
VSI = 入力側電源、VSO = 出力側電源