JAJSFO5D June   2018  – September 2022 TMP117

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成および機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 2 線式インターフェイスのタイミング
    8. 6.8 タイミング図
    9. 6.9 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電源オン
      2. 7.3.2 平均化
      3. 7.3.3 温度結果と限界
    4. 7.4 デバイスの機能モード
      1. 7.4.1 連続変換モード
      2. 7.4.2 シャットダウン・モード (SD)
      3. 7.4.3 ワンショット・モード (OS)
      4. 7.4.4 サーム・モードとアラート・モード
        1. 7.4.4.1 アラート・モード
        2. 7.4.4.2 サーム・モード
    5. 7.5 プログラミング
      1. 7.5.1 EEPROM のプログラミング
        1. 7.5.1.1 EEPROM の概要
        2. 7.5.1.2 EEPROM のプログラミング
      2. 7.5.2 ポインタ・レジスタ
      3. 7.5.3 I2C バスおよび SMBus インターフェイス
        1. 7.5.3.1 シリアル・インターフェイス
          1. 7.5.3.1.1 バスの概要
          2. 7.5.3.1.2 シリアル・バス・アドレス
          3. 7.5.3.1.3 読み取りと書き込みの動作
          4. 7.5.3.1.4 スレーブ・モードの動作
            1. 7.5.3.1.4.1 スレーブ・レシーバ・モード
            2. 7.5.3.1.4.2 スレーブ・トランスミッタ・モード
          5. 7.5.3.1.5 SMBus のアラート機能
          6. 7.5.3.1.6 ゼネラル・コール・リセット機能
          7. 7.5.3.1.7 タイムアウト機能
          8. 7.5.3.1.8 タイミング図
    6. 7.6 レジスタ・マップ
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ノイズと平均化
        2. 8.2.2.2 自己発熱効果 (SHE)
        3. 8.2.2.3 同期温度測定
      3. 8.2.3 アプリケーション曲線
  9. 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

ポインタ・レジスタ

TMP117 の内部レジスタの構造を、図 7-8 に示します。このデバイスは、8 ビットのポインタ・レジスタにより、データ・レジスタのアドレスを指定します。リセット値は 00 です。

GUID-02AFF8F5-064E-4C40-A284-543F480D001A-low.gif図 7-8 内部レジスタの構造